HDI-Leiterplatten - Teil 12 Design Rule Check und Design for Manufacturing beim Leiterplattenhersteller

In Kapitel 11 wurden die Funktionsweise und Möglichkeiten eines DRC (Design-Rule-Check) beim Entwickler und beim Leitenplattenfertiger verdeutlicht. Aufbauend darauf erklärt Karim Richlowski, Leiter CAM bei CONTAG in dieser Folge, wie man im Rahmen der Abarbeitung der DRC-Ergebnisse auch gleich Fertigungsoptimierungen vornehmen kann.

Anbieter zum Thema

Würth Elektronik eiSos GmbH & Co. KG

Precoplat Präzisions-Leiterplatten-Technik GmbH

IBR Leiterplatten GmbH & Co. KG

ibw Industrieberatung Siegfried Weigert

CONTAG AG

Design-Rule-Check und Design for Manufacturing

Was ist eigentlich DfM? Unter Design for Manufacturing (DfM) versteht man die Optimierung eines Designs nach Fertigungs- und Qualitätskriterien. Dabei hat der Leiterplattenfertiger auf seiner CAM-Station meist weit umfangreichere Prüf- und Korrekturmöglichkeiten als der Leiterplatten-Designer mit seinem Layout-System. Zuvor muss natürlich mit dem Kunden geklärt sein, welche Änderungen überhaupt erlaubt sind und wie dann die Freigabeprozedur für diese Modifikationen aussieht.

Ausgangspunkt ist die Ergebnisliste des Design-Rule-Checks auf der CAM-Station. Bei der Überprüfung auf Regelverletzungen können einfach und komfortabel Möglichkeiten für Optimierungen mit abgeprüft werden. Dies ist insbesondere dort sinnvoll, wo Grenzwerte der Entwurfsregeln erreicht werden.

Wir erinnern uns an die goldene Regel: So groß wie (sinnvoll) möglich, so klein wie (jeweils) nötig.

Dies gilt natürlich nicht nur für Padgrößen und Leiterbahnbreiten, sondern auch für Mindestabstände und Freistellungen. Genau so wie die Prüfkriterien (einzelne Prüfparameter) können dabei auch die Optimierungskriterien für die Fertigung nach verschiedenen Regeln festgelegt werden: Nach globalen (für die ganze Platine), layerspezifischen (für einzelne Layoutebenen), regionalen (auf bestimmte Bereiche innerhalb eines Layers oder der Platine z.B. ein BGA-Anschlussfeld), klassenspezifischen (für eine bestimmte Signalklasse, z.B. Bus- Stromversorgungs- oder allgemeine Signalleitungen) oder netzspezifischen (für ein ganz bestimmtes Signalnetz bzw. Potential) Regeln.

Optimerungsregeln können konkurrieren

Zu beachten ist dabei jedoch, dass die Optimierungsregeln konkurrieren können. Breitere Leiterbahnen ziehen geringere Abstände nach sich, wenn die Leiterbahnen aus Platz- oder anderen Gründen nicht verschoben werden können oder dürfen.

Das bei CONTAG eingesetzte CAM-System vom Typ Genesis 2000 von Orbotech ermöglicht es für solche Fälle, beliebige eigene Regeln aufzustellen und zu priorisieren. So kann zeit sparend automatisch und doch situationsbezogen über die jeweiligen Veränderungen entschieden werden.

Bild 1 zeigt ein Beispiel, in dem der Isolationsabstand zwischen den Leiterbahnen auf einer möglichst großen Länge möglichst groß sein soll und bei dem genügend Platz ist, die Leiterbahnen zu verschieben.

Anders ist die Situation in Bild 2. Hier hat die Vergrößerung des runden Pads Priorität gegenüber der Aufweitung der Leiterbahn. Es wird zunächst der Mindestabstand Pad-Leiterbahn geprüft und eingehalten und dann der Paddurchmesser vergrößert. Begrenzt wird diese Vergrößerung hier durch die Mindestbreite der Leiterbahn, die wegen der weiteren Leiterbahn und des anderen Pads nicht verlegt werden kann.

Bild 3 zeigt verschiedene Strategien zur Designoptimierung nach Fertigungs- und Qualitätskriterien in unmittelbarer Nachbarschaft: Wo möglich, werden die Leiterbahnen eingeschnürt oder verschoben. Beim Pad rechts oben, wo dies nicht möglich ist, wird das Pad zugeschnitten (Shave). Gut sichtbar sind hier auch die Vergößerungen (Teardrops) an den Pad-Anschlüssen einer vorangegangenen Optimierung.

Entscheidend ist die Erfahrung

Hier kann der Anwender von der langjährigen Erfahrung des Leiterplattenherstellers profitieren, der genau weiß, wo und wann was sinnvoll ist und diese Erfahrungswerte in Form von Optimierungsregeln für seine CAM-Station hinterlegt hat.

Gut abgesprochen werden sollten Sonderfälle jeglicher Art. Impedanzdefinierte Leiter dürfen in ihrer Geometrie, impedanzdefinierte Leiterpaare (differential pairs) darüber hinaus in ihrem Bezug zueinander nicht verändert werden. Dies hätte abweichende Impedanzwerte bzw. Laufzeiten zur Folge.

Eine eigene Klasse neben den elektrischen Eigenschaften stellen technologiebedingte Optimierungen dar. Typische Beispiele sind Ätzkompensation (Etch Compensation) und Kupferflächenausgleich (Copper Balancing).

Ersteres kompensiert durch entsprechende Geometrieveränderungen das unterschiedliche Ätzverhalten durch Unter- oder Überätzung von Kupfer, letzteres sorgt durch Hinzufügen von Kupferelementen für gleichmäßigere Kupferschichtdicken und spannungsfreiere Leiterplatten (Bild 4). Der Kasten „DRC und DfM-Optimierung“ gibt einen groben Überblick über die möglichen Abläufe auf der CAM-Station.

Abschließend müssen die Änderungen noch vom Entwickler für den Leiterplattenfertiger freigegeben werden (sign-off). Die Kommunikation über die Änderungen findet über eine Änderungsliste und die aktualisierten Design-Daten statt. Die Firma CONTAG bevorzugt Designeingaben im ODB++-Format. Hiermit kann dem Anwender das geprüfte bzw. optimierte Projekt schnell, und einfach vollständig und mit allen Änderungen zur Freigabe zurückgemeldet werden.

Hier finden Sie alle Teile der Beitragsreihe HDI-Leiterplatten

(ID:245104)