Systemschnittstellen-Entwicklung Bridge-Lösungen für PCI-Express mittels FPGA verwirklichen

Wie sein Vorgänger PCI (Peripheral Component Interconnect) wird PCI-Express derzeit zu einer allgegenwärtigen Systemschnittstelle. Im Gegensatz zu PCI verwendet PCI-Express ein SERDES-Interface (Serializer/Deserializer), um den Anwendern die für zukünftige Anwendungen notwendige Skalierbarkeit zur Verfügung zu stellen. Welche Vorteile bieten dabei FPGAs anstelle von ASICs/ASSPs?

Anbieter zum Thema

ET System electronic GmbH

ISH Ingenieursozietät GmbH

Cadlog Group

Lattice GmbH

Lattice Semiconductor Corp.

Mit steigender Bandbreite nutzen immer mehr Anwendungen Schnittellen auf SERDES-Basis, so z.B. PCI-Express. Bisher kamen hier meist ASICs oder ASSPs zum Einsatz, um Schnittstellenlösungen der nächsten Generation zu implementieren. Sie waren beliebte Bauteile, weil sie eine preisgünstige Designlösung mit geringer Verlustleistungsaufnahme ermöglichten. Allerdings stehen mittlerweile mit einigen neuen FPGA-Familien attraktive Optionen zu ASSPs und ASICs zur Verfügung.

FPGAs benötigen weder die langen Vorlaufzeiten (Lead-Times) noch die hohen NRE-Kosten, die bei ASICs auftreten und bieten die Flexibilität, die bei ASSPs fehlt. FPGAs der neueren Generationen, die wie die Bausteine LatticeECP2M und LatticeECP3 über integrierte SERDES-Interfaces verfügen, sind programmierbar und stellen eine kosteneffiziente Low-Power-Lösung für serielle Schnittstellen dar. Die gleichen FPGAs können dazu genutzt werden, um eine Vielzahl serieller Protokolle wie PCI-Express, Gigabit-Ethernet, SGMII, XAUI, Serial-Rapid-IO und andere zu unterstützen, so dass eine einzige FPGA-Plattform für mehrere Designs zur Verfügung steht.

Immer häufiger kommt PCI-Express als Schnittstelle erster Wahl auf Steuerungsebene zum Einsatz, um so ältere Parallelschnittstellen wie PCI zu ersetzen. Neuere Einrichtungen nutzen einen oder mehrere PCI-Express-Links. Meistens ist der PCI-Express-Core als PCI-Express-Endpunkt implementiert. Oft müssen diese Einheiten mit Einrichtungen der Vorgängergeneration verbunden werden, die über einen parallelen Bus verfügen, wie dies bei Mikroprozessoren mit paralleler Busschnittstelle der Fall ist. Durch die Nutzung eines preisgünstigen Low-Power-FPGAs als Verbindung zwischen PCI-Express und einer parallelen Schnittstelle können die Entwickler dieses Problem flexibel lösen, ohne dabei ihre Systemkosten oder ihre maximal zulässige Verlustleistungsaufnahme zu überschreiten.

Herausforderungen beim Design von PCI-Express-Systemen

Wird von PCI auf PCI-Express umgestellt, sorgt das komplizierte Protokoll in Kombination mit den komplexen Gegebenheiten von Designs auf SERDES-Basis für Herausforderungen. FPGAs helfen mit der Kombination eines PCI-Express-IP-Cores, Referenzdesigns, Hardware-Evaluierungs-Boards und den zugehörigen Demos, die ansonsten steile Lernkurve, die den Entwicklern von PCI-Express-Systemen bevorsteht, abzuflachen und zu glätten.

(ID:347112)