Anbieter zum Thema
Führt der NVIC beim Eintreffen eines Interrupts höherer Priorität ein Stacking (Pushing) durch, muss nur eine neue Vektoradresse abgerufen werden, um die höhere Priorität zu bedienen. Ähnlich wird der NVIC ein Pop-Vorgang abbrechen, um einen neuen Interrupt abzuarbeiten. Damit verringert sich die Latenz und es ergibt sich ein deterministisches Verhalten.
Das Cortex-M3-Power-Management unterstützt Sleep Now, Sleep on Exit (beim Austritt aus dem ISR niedrigster Priorität) und SLEEPDEEP-Modi über den NVIC. Um reguläre Zeitintervalle für Interrupts zu generieren, enthält der NVIC einen System Tick Timer, der auch als Taktgeber für zeitgesteuerte Tasks oder für ein RTOS verwendet werden kann.
Debug- und Trace Access Port
Ein externer Takt ist nicht erforderlich. Die optionale Speicherschutzeinheit erlaubt die Zuweisung bestimmter Prozesse innerhalb der Applikation auf Speicherbereiche. Vorgaben regeln dabei den Zugriff durch andere Prozesse, was Vorteile in Sachen Zuverlässigkeit, v.a. in Echtzeit, bietet. Der integrierte Debug- und Trace Debug Access Port lässt sich als 2-poliger Serial Wire Debug Port oder als Serial Wire JTAG Debug Port implementieren.

Zusammen mit dem Flash Patch und der Breakpoint Unit, der Data Watchpoint und Trace Unit, der Implementierungsoption der Embedded Trace Macrocell (Bild 1) und der Instrumentation Trace Macrocell ist es möglich, eine Vielzahl von Debug- und Überwachungsfunktionen in den Core zu integrieren. Diese Leistungsmerkmale befinden sich bereits in ARM-Architekturen – der Cortex-M3 kombiniert alle Merkmale in einem kleinen Gehäuse.
Großes Angebot an Drittanbieter-Lösungen
ARM7-Cores verfügen über weniger integrierte Peripherie als die Cortex-Familie. Es gibt jedoch viele ARM7-basierter Bausteine und Peripherie, von universellen MCUs bis zu anwendungsorientierten MCUs, SOCs und sogar ein ARM7-Core in einem FPGA von Actel. Es gibt mehr als 150 MCUs auf ARM7-Basis, viele davon mit speziellen Funktionen.
(ID:313913)