SMT

Aktuelle Trends der Oberflächenmontagetechnik

Seite: 3/4

Anbieter zum Thema

Defekte durch Verformungen der IC-Gehäuse

Bild 3: SMT-Fertigungslinie bei Sanmina
Bild 3: SMT-Fertigungslinie bei Sanmina
(Bild: Sanmina)
Während es bei einem NWO-Defekt zu Lötstellen mit permanent unterbrochener Signalleitung kommt, können die Ausfälle bei einem HOP-Defekt diskontinuierlich auftreten. Entsprechend schwierig gestaltet sich das Testen auf HOP-Defekte, das nur mit zeit- und ressourcenaufwändigen Screeningverfahren gelingen kann, die jedoch nötig sind, um die Auslieferung defekter Produkte zu verhindern.

Die 2005 revidierten und 2009 erneut veröffentlichten JEDEC-Vorgaben für Gehäuseverformungen sehen eine Koplanarität von 0,2032 Millimetern bei Raumtemperatur vor. Die Produktangaben von Komponentenherstellern gelten normalerweise ebenfalls für Koplanarität bei Raumtemperatur, wobei als Messmethoden entweder die Seating-Plane- oder die Regression-Plane-Methode zur Anwendung kommen. Solange dabei der Wert von 0,2032 Millimetern nicht überschritten wird, gilt die Koplanarität als innerhalb des Toleranzbereichs liegend.

Ergänzendes zum Thema
Originalbeitrag als ePaper oder im pdf-Format lesen

Dieser Autorenbeitrag ist in der Printausgabe ELEKTRONIKPRAXIS 17/2015 erschienen. Diese ist auch als kostenloses ePaper oder als pdf abrufbar.

Praxiswerte deuten jedoch darauf hin, dass diese JEDEC-Vorgabe nicht länger adäquat ist. Für Gehäuse mit hoher Pin-Anzahl, kleinen Pads und einem geringen Lötpastenvolumen kann schon eine Gehäuseverformung von über 0,0888 Millimetern zu Problemen während des Reflow-Lötens führen. Das wiederum lässt die Wahrscheinlichkeit von HOP-Defekten inakzeptabel hoch werden. Für die Hersteller von elektronischen Konsumartikeln mag die Entsorgung und Wiederverwertung defekter Leiterplatten eine Option sein, für hochentwickelte PCBAs aus dem Computer- oder Telekommunikationsbereich, die mehrere Tausend Dollar kosten, gilt dies jedoch nicht. Deshalb sind zeitaufwändige und entsprechend kostspielige 3D-Röntgenanalysen bei Baugruppen mit HOP-Defekt-Risiko notwendig.

Auch 2015 werden EMS-Anbieter die Entwicklung weiter vorantreiben. Sie fordern verbesserte Kunststoffkomponenten und eine engere Zusammenarbeit mit JEDEC, um so die Standardvorgaben für Gehäuseverformungen, zumindest bei Geräten mit hoher Pin-Zahl, in Richtung 0,0888 Millimeter zu verschieben.

Minimierung von Hohlräumen bei Thermal-Pads

Leiterplatten mit Bottom-Termination Components (BTCs) finden eine zunehmenden Verbreitung, da BTCs den Vorteil einer hohen Leistung – sowohl, was die Signalintegrität wie auch die thermischen Eigenschaften betrifft – bei gleichzeitig relativ geringen Kosten bieten. Trotzdem macht der aktuelle Trend in Richtung höherer Pin-Zahlen, größerer Chipgehäuse und immer kleinerer Komponentenabstände den Produktionsprozess zunehmend anspruchsvoller. Höhere Pin-Zahlen ermöglichen zwar eine erweiterte Funktionalität, auf der Fertigungsseite muss dadurch allerdings das Problem gelöst werden, auch großflächige Bauteile mit absolut zuverlässigen Kontakten auszustatten.

(ID:43529869)