EP Events Das waren die Technologietage „Leiterplatte & Baugruppe 2023

Anbieter zum Thema

Precoplat Präzisions-Leiterplatten-Technik GmbH

IBR Leiterplatten GmbH & Co. KG

Eurocircuits GmbH

Am 24. und 25. Mai fanden in Würzburg die 6. Technologietage „Leiterplatte und Baugruppe“ statt. Zahlreiche Vorträge und Workshops ermöglichten Einblicke in neue Entwicklungen und führten zu einem intensiven Austausch zwischen Referenten, Teilnehmern und Ausstellern.

Drei Keynotes, 20 hochkarätige Expertenvorträge, zwei Workshops und fünf Aussteller: Das alles erwartete die über 100 Teilnehmer der „Technologietage Leiterplatte & Baugruppe“ am 24. und 25. Mai 2023 im Vogel Convention Center (VCC) in Würzburg. Veranstaltet von der ELEKTRONIKPRAXIS brachte die Veranstaltung Fachleute aus Deutschland und Österreich zusammen, die sich während der beiden Tage intensiv untereinander und mit den Vortragenden austauschten. Wie jedes Jahr stand die Vermittlung von Praxiswissen um die Konstruktion und Herstellung von Leiterplatten und Baugruppen im Vordergrund. Aber auch das notwendige Know-how für ein gelungenes CAD-Design kam nicht zu kurz, ebenso wie die wichtige Thematik Nachhaltigkeit.

Technologietage Leiterplatte & Baugruppe 2023

Bildergalerie mit 195 Bildern

Los ging es am ersten Tag mit der Keynote von Thomas Mückl (Zollner Elektronik), der über das Thema „Digitaler Zwilling vom Design in die Produktion“ sprach. In seinem Vortrag wies er darauf hin, dass es Digitale Zwillinge auch für Produktionsprozesse gibt, nicht nur für Produkte und Anlagen. Dabei beleuchtete er die Datenflüsse und deren Analysen, die für eine Planung und Simulation von komplexen Fertigungslinien mithilfe eines solchen Zwillings notwendig sind.

Zwei parallele Tracks boten für jeden etwas

Nach dieser Keynote verteilten sich die Teilnehmer auf die beiden Tracks „Leiterplattentechnologie“ und „Baugruppentechnologie“. Im Schwerpunkt „Leiterplattentechnologie“ referierte zunächst Christoph B. Garlichs (Lackwerke Peters) über die Anforderungen und Besonderheiten von Schutzbeschichtungen in der Elektronikindustrie. Ihm folgte Albert Schweitzer (Fine Line Gesellschaft für Leiterplattentechnik), der zum Thema Flex- und Rigid-Flex-Leiterplatten und ihre Beschaffenheit und Möglichkeiten sprach und einige bewährte Praktiken vorstellte.

Parallel dazu ging es im zweiten Schwerpunkt „Baugruppentechnologie“ zunächst um die Ansprüche an den Zusatzstoff Lotpaste für die Kombinationen unterschiedlicher Technologien – wie SMT oder CoB –, über die Jörg Trodler (Trodler-EAVT) sprach. Anschließend referierte Axel Meyer (photocad GmbH) über lasergeschnittene Lotpastenschablonen und wie Entwickler sie optimal an die Anforderungen einer Baugruppe anpassen können.

Nach einer Kaffeepause ging es im Track 1 weiter mit dem Vortrag von Andreas Kraus (Kraus Hardware), der beleuchtete, wie Fertigungsprozesse mit verschiedenen Testverfahren kontinuierlich optimiert werden können. Danach zeigte Markus Wölfel (JUMATECH), wie die JUMA.shape-Technologie dabei hilft, feine Strukturen, aber auch hohe Kupferquerschnitte auf einer Leiterplatte zu kombinieren.

Forschungsprojekte und neue Ansätze bei der Löttechnik

Im Track 2 trug Landulf M. Skoda seinen neuen technologischen Ansatz für die Löttechnik auf Basis eines als Konvergenzeffekt bezeichneten Wirkungsprinzips vor und erläuterte das daraus resultierende Potenzial für die Branche und die Zulieferer. Ihm folgten Inna Stumpf und David Dudek (beide iBFE) sowie Dietmar Birgel (Endress+Hauser), der über das Internet zugeschaltet war. Die Referenten stellten unter dem Motto „Runter mit der Löttemperatur“ in drei Kurzvorträgen ein Projekt des iBFE (innovative Baugruppenfertigung in der Elektronik) zum Prozessverhalten und der Zuverlässigkeit von Niedertemperaturloten auf Sn-Bi-X-Basis vor.

In der folgenden Mittagspause hatten die Teilnehmer, ebenso wie in den übrigen Pausen, Gelegenheit, sich auszutauschen oder sich an den Ständen der Aussteller Becker & Müller , Eurocircuits , NCAB Group , PCB Systems und SSV Software Systems über deren Portfolio zu informieren oder auch einfach nur zu fachsimpeln.

Call for Papers

Teilen Sie Ihr Fachwissen mit Elektronikentwicklern

Sie sind Experte aus Industrie, Forschung und Lehre auf dem Gebiet der Leiterplatten- und Baugruppentechnologie und möchten neue Erkenntnisse und Konzepte einen Fachpublikum aus Elektronikentwicklern und Ingenieuren präsentieren? Oder wissen Sie, welche neuen Entwicklungen es im Bereich der 3D-gedruckten Elektronik gibt? Dann bewerben Sie sich als Referent und geben gerne Ihr Fachwissen und Knowhow an die Teilnehmer der Fachtagung in Würzburg weiter. Wir suchen erfahrene Anwender oder auch Spezialisten von Leiterplatten-Anbietern aus den Bereichen Automotive, Medizin, Kommunikation, Energieversorgung oder Luft- und Raumfahrt, die die Veranstaltung mit einen Vortrag oder Workshop aktiv mitgestalten möchten.

Jetzt mehr erfahren und Vortragsthema einreichen!

UL-Konformität wird aufwändiger

Nachmittags ging es bei der Leiterplattentechnologie weiter mit Rüdiger Pauls (RPtec), der in seiner Präsentation über Low Temperature Cofired Ceramics (LTCC) über die möglichst sinnvolle Anlieferung von dünnen FR4 und Flex-Leiterplatten sprach. Ihm folgte Florian Roick (LPKF Laser & Electronics) mit seinem Vortrag über die Vereinzelung von Leiterplatten aus dem Nutzen mittels Laser und die damit einhergehenden Fragen und Design-Regeln.

Bei der Baugruppentechnologie hielt Martin Sachs (db electronic) die erste Präsentation des Nachmittags. Unter dem Titel „Vias mit Lötstopplack überspannen“ stellte er die Vor- und Nachteile des Verfahrens gegenüber und zeigte Alternativen auf, speziell auch in Bezug auf die IPC-4761. Mit einem eher Norm-bezogenen Thema folgte Elke Bojarski (TAB-S): Sie sprach über die neuen Lötparameter für Leiterplatten nach IPC-TM650 und erläuterte deren Einfluss auf die Baugruppenfertiger. Dabei ging Frau Bojarski besonders auf die UL-Konformität der Parameter ein, die weltweit sämtliche Leiterplatten-, Laminat- und Lackhersteller sowie die Bestücker betrifft.

Zum Abschluss des ersten Tages hielt Arnold Wiemers (LA-LeiterplattenAkademie) für beide Gruppen gemeinsam seine Keynote unter dem Titel „Physik! Oder Chemie?“. Herr Wiemers diskutierte zunächst die physikalischen Eigenschaften einer Baugruppe, wie Signalgeschwindigkeit, Strombelastbarkeit, Feuchtigkeitsaufnahme und Ausdehnungskoeffizienten. Danach wandte er sich den chemischen Eigenschaften der Leiterplatten und insbesondere den bei ihnen verwendeten und meist giftigen Chemikalien zu. Dabei ging er ebenfalls auf die Themen Entsorgung und Nachhaltigkeit ein. Die von Arnold Wiemers sehr eindrucksvoll präsentierten Probleme wurden auf dem abschließenden „Get-together“ bei Currywurst und Kartoffelecken noch intensiv diskutiert, was der guten Stimmung während des gesamten Tages aber keinen Abbruch tat.

Produkthaftung kann teuer werden

Der zweite Tag begann fulminant. Professor Dr. Thomas Klindt (Noerr Partnerschaftsgesellschaft) sprach in seiner Keynote über Leiterplatten und Baugruppen aus der Sicht des Produkthaftungsjuristen. Neben den globalen vier Kardinalpflichten der Industrie – sichere Konstruktion, sichere Fabrikation, notwendige Instruktion und Produktbeobachtung nach dem Verkauf – ging Professor Klindt in seinem sehr lebhaften Vortrag zusätzlich auf die derzeit strapazierten Lieferketten ein. Die daraus resultierende Suche nach Ersatz berge große Gefahren, da unter Zeitdruck eventuell die sonst üblichen Überprüfungen der Werkstoffe und Lieferanten unterlassen würden. Dies führe dann zu erhöhten Produkthaftungsrisiken, gerade auch unter dem Gesichtspunkt der neuen EU-Produkthaftungsrichtlinie, die im Fehlerfall äußerst teuer werden können. Am Ende dieses Vortrags waren viele Teilnehmer sehr nachdenklich und aufgrund der aufgezeigten Risiken für die Firmen zudem einigermaßen sprachlos.

Im Track 1 des zweiten Tages ging es dann um den Schwerpunkt CAD. Hier sprach zunächst Jennifer Vincenz (ILFA) über die fachgerechte Anlage von CAD-Bibliotheken, die sorgfältig erstellt und gepflegt werden sollten. Denn Fehler würden immer zu einem erhöhten Aufwand und zu höheren Kosten führen, oder auch zu fehlerbehafteten Produkten. Im Anschluss zeigte Dirk Müller (FlowCAD) auf, worauf Ingenieure beim Design von HF-Antennen für das industrielle Internet der Dinge (IIOT) achten müssen, wenn sie Mixed-Signal-Schaltungen und den HF-Anteil auf einer Leiterplatte integrieren wollen.

Die „Leiterplatte 2025“ kommt

Im Track 2 sprach Gerhard Eigelsreiter (Unitel IT-Innovationen) über „die Physik als Partner“. In seinem Vortrag kündigte Herr Eigelsreiter zudem eine Neuauflage des Referenzprojekts „Leiterplatte 2010“ an, die „Leiterplatte 2025“. Auf dieses Update, das auf einem GateMate-FPGA von Cologne Chip basieren wird, hatten bereits etliche Teilnehmer gewartet. Ihm folgte Matthias Sester (Fritsch ELEKTRONIK) unter dem Motto „Gestern entwickelt – heute schon alt“ über die Entwicklung in Zeiten der Allokation und der schwierigen Lieferketten. Dabei sei es wichtig, dass zunächst die kritischen Bauelemente und ihre Verfolgung definiert werden, um als EMS mittels intensiven Projektmanagements die durchgängige Verfügbarkeit von Bauteilen von den Prototypen bis zur Serie sicherzustellen.

Nach einer Kaffeepause folgte im Track 1 der Vortrag von Johannes Adam (ADAM Research), der Wissenswertes zum Thema Temperatur vermittelte. Dabei ging es um das Wärmeverhalten von Komponenten und Leiterplatten und was Entwickler beachten sollten. Dirk Stans (Eurocircuits) sprach im Anschluss über Wege und Mittel, um eine Baugruppe auf Anhieb so zu entwickeln, dass sie problemlos und somit nachhaltig zu fertigen ist.

Im Schwerpunkt Baugruppentechnologie gab derweil Hüseyin Anaç (NCAB GROUP) seinen Workshop über „Toleranzen in der Leiterplattenfertigung“ und deren Machbarkeit und Grenzsetzung. Hierbei stellte er die anzuwendenden IPC-Normen ebenso vor, wie die notwendigen Design-Rules und die technischen und physikalischen Rahmenbedingungen.

Nachhaltigkeit beginnt schon beim Design

Nach der Mittagspause startete dann der zweite Workshop, bei dem Hüseyin Anaç Unterstützung von seiner Kollegin Christin Thau erhielt. Diesmal ging es um einen Leitfaden für Entwicklung und Einkauf, um die Kostentreiber in der Leiterplattenfertigung und deren Einfluss auf die Nachhaltigkeit erkennen zu können. Denn nur ein optimiertes Design, das gleich beim ersten Mal richtig gemacht wird, bedeute weniger Ausschuss, weniger Abfall, weniger Energie und geringere Mengen an Chemikalien und sei damit kostengünstiger und nachhaltiger, so die Referenten. Dabei stellten sie jedem Kostentreiber einen Indikator für die Auswirkung auf die Nachhaltigkeit zur Seite. Dieser zeigte an, welche Wirkung Änderungen am jeweiligen Parameter auf die Nachhaltigkeit ausüben.

Parallel dazu sprach Uwe Maaß (Fraunhofer IZM) über die Konstruktion von smarten Elektronikgehäusen für den Hardwareschutz von Elektronikmodulen im Rahmen des Forschungsprojekts SAFE. Dieses hat das Ziel, physikalische Angriffe auf das Gehäuse durch eingebaute Sensorik zu erkennen. Damit können Entwickler eine höhere Vertrauenswürdigkeit der finalen Applikation erzeugen. Im letzten Vortrag der Veranstaltung referierte Herrmann Reischer (Polar Instruments) schließlich über den Interconnect-Stress-Test von Leiterplatten und die Möglichkeit, mit ihm den Zeitbedarf für die geforderten 1000 Temperaturzyklen von mehreren Wochen auf vier Tage zu reduzieren.

Insgesamt zeigten die beiden Technologietage Leiterplatte & Baugruppe auf, dass neben der Konstruktion für Fertigung (DFM) und Test (DFT) inzwischen die Themen Nachhaltigkeit und Recycling zunehmend wichtiger werden. Um dem steigenden Interesse gerecht zu werden, erhält diese Thematik daher bei der für das Jahr 2024 geplanten Folgeveranstaltung einen eigenen Schwerpunkt. Den Termin für die 7. Technologietage wird die ELEKTRONIKPRAXIS rechtzeitig bekannt geben.

Basismaterial SR-4, Teil 1

Was PCB-Designer über FR-4 wissen sollten

(mbf)

(ID:49599285)