Forschung 3D-Chips in Hochbauweise: MIT spielt mit den Grenzen der Halbleiterfertigung

Anbieter zum Thema

Massachusetts Institute of Technology

ET System electronic GmbH

Treston Deutschland GmbH

Shanghai Yongming Electronic Co., Ltd.

Am MIT hat ein Forscherteam ein interessantes Stapelverfahren entworfen, das die Zahl der Transistoren auf Chips exponentiell erhöhen könnte. Auf Basis dieser Methode ließe sich unter anderem effizientere KI-Hardware entwickeln.

Ein Team des Massachusetts Institute of Technology (MIT) hat ein Verfahren entwickelt, mit dem hochwertige Halbleiterschichten direkt übereinander wachsen können, ohne dabei auf Siliziumsubstrate angewiesen zu sein. Dies ermöglicht eine deutlich höhere Dichte von Transistoren, eine schnellere Kommunikation zwischen den Schichten und folglich eine effizientere Nutzung des verfügbaren Raums. Dank niedriger Herstellungstemperaturen (+380 °C) bleibt die darunterliegende Elektronik intakt. Das stellte bislang eine technische Herausforderung dar.

Stapeln statt streuen

Weil sich die Elektronikindustrie bereits seit Jahren der Grenze an Transistoren nähert, die auf der Ebene eines Computerchips untergebracht werden können, versuchen Chip-Hersteller, die Zahl der Transistoren in die Höhe zu fertigen, anstatt sie in der Fläche auszubreiten. Entsprechend gibt es also das Bestreben, mehrere Flächen mit Transistoren und Halbleiterelementen übereinanderzustapeln – so als würde man eine Reihenhausreihe in ein Hochhaus verwandeln. Solche mehrschichtigen Chips könnten exponentiell mehr Daten verarbeiten und viel komplexere Funktionen ausführen als die heutige Elektronik.

Eine große Hürde ist jedoch die Plattform, auf der die Chips gebaut werden. Heute dienen Siliziumscheiben als Hauptgerüst, auf dem hochwertige, einkristalline Halbleiterelemente gezüchtet werden. Jeder stapelbare Chip muss als Teil jeder Schicht einen dicken Silizium-„Boden“ aufweisen, was die Kommunikation zwischen den funktionalen Halbleiterschichten verlangsamt.

MIT-Ingenieure haben ein mehrschichtiges Chipdesign vorgestellt, das keine Siliziumwafersubstrate benötigt und bei ausreichend niedrigen Temperaturen funktioniert, um die darunter liegenden Schaltkreise zu erhalten. In der Fachzeitschrift Nature berichtet das Team über die Anwendung der neuen Methode zur Herstellung eines mehrschichtigen Chips mit abwechselnden Schichten aus hochwertigem Halbleitermaterial, die direkt übereinander gewachsen sind. Die Methode ermöglicht es Ingenieuren, Hochleistungstransistoren sowie Speicher- und Logikelemente auf jeder beliebigen kristallinen Oberfläche zu fertigen – nicht nur auf dem sperrigen Kristallgerüst von Siliziumscheiben.

Weil die Siliziumsubstrate wegfallen, können nach Ansicht der Forscher mehrere Halbleiterschichten in direkterem Kontakt stehen, was im Umkehrschluss zu einer besseren und schnelleren Kommunikation und Berechnung zwischen den Schichten führt. Solche Chips könnten tragbare Geräte so schnell und leistungsfähig wie heutige Supercomputer machen, die zudem riesige Datenmengen wie physische Datenzentren speichern könnten.

Zu den MIT-Co-Autoren der Studie gehören Erstautor Ki Seok Kim, Seunghwan Seo, Doyoon Lee, Jung-El Ryu, Jekyung Kim, Jun Min Suh, June-chul Shin, Min-Kyu Song, Jin Feng und Sangho Lee, sowie Mitarbeiter des Samsung Advanced Institute of Technology, der Sungkyunkwan University in Südkorea und der University of Texas in Dallas.

Winzige „Keimtaschen“

Im Jahr 2023 berichtete Kims Gruppe von einer von ihr entwickelten Methode, um hochwertige Halbleitermaterialien auf amorphen Oberflächen zu züchten, ähnlich der Topografie von Halbleiterschaltkreisen auf fertigen Chips. Bei dem Material, das sie züchteten, handelte es sich um ein 2D-Material, das als „transition-metal dichalcogenides“ (TMD) bekannt ist und als vielversprechender Nachfolger von Silizium für die Herstellung kleinerer, leistungsstarker Transistoren gilt.

TMDs kombinieren extreme Dünnheit mit herausragenden elektronischen und optischen Eigenschaften, die sowohl in der Grundlagenforschung als auch in Hightech-Anwendungen interessant sind. Sie gelten als vielversprechende Materialien, um Silizium in der Mikroelektronik zu ergänzen oder sogar zu ersetzen, insbesondere in Bereichen wie flexibler Elektronik und Miniaturisierung. Solche Materialien können ihre halbleitenden Eigenschaften selbst bei einer Größe von nur einem Atom beibehalten, während die Leistung von Silizium da jedoch stark abnimmt.

In ihren früheren Arbeiten züchtete das Team um Kim TMDs auf Siliziumwafern mit amorphen Beschichtungen sowie auf bereits vorhandenen TMDs. Damit sich die Atome in einer einkristallinen Form anordneten, anstatt in einer polykristallinen Unordnung, bedeckten Kim und Kollegen einen Siliziumwafer mit einer sehr dünnen Schicht aus Siliziumdioxid, die sie mit winzigen Öffnungen oder Taschen versahen – einer Maske. Dann ließen sie ein Gas mit Atomen über die Maske strömen und stellten fest, dass sich die Atome in den Taschen als „Keime“ niederließen. Die Taschen schränkten die Keime so ein, dass sie in regelmäßigen, einkristallinen Mustern wuchsen. Damals funktionierte die Methode jedoch nur bei etwa +900 °C.

„Man muss dieses einkristalline Material unter +400 °C züchten, sonst wird die zugrunde liegende Schaltung komplett gekocht und ruiniert“, so Kim. „Unsere Hausaufgabe bestand also darin, eine ähnliche Technik bei Temperaturen unter +400 °C zu entwickeln. Wenn uns das gelänge, wären die Auswirkungen beträchtlich“.

Aufbautechnik

In ihrer neuen Arbeit versuchte das Team eine Verfeinerung der Methode, um einkristalline 2D-Materialien bei ausreichend niedrigen Temperaturen zu züchten. Sie fanden eine überraschend einfache Lösung in der Metallurgie.

Wenn Metallurgen geschmolzenes Metall in eine Form gießen, beginnt die Keimbildung, die sogenannte Nukleation. Beim Abkühlen des geschmolzenen Metalls sinkt die Temperatur unter den Schmelzpunkt, und erste Atomcluster bilden feste Keime. Metallurgen haben festgestellt, dass diese Keimbildung am ehesten an den Rändern einer Form auftritt, in die flüssiges Metall gegossen wird. „Es ist bekannt, dass die Keimbildung an den Rändern weniger Energie – und Wärme – erfordert“, erklärt Kim. „Wir haben dieses Konzept aus der Metallurgie übernommen.“

Das Team versuchte, einkristalline TMDs auf einem Siliziumwafer zu züchten, der bereits mit Transistorschaltkreisen versehen war. Zunächst bedeckten sie die Schaltkreise mit einer Maske aus Siliziumdioxid, genau wie bei ihren früheren Arbeiten. Dann brachten sie „TMD-Keime“ an den Rändern der einzelnen Taschen der Maske an und stellten fest, dass diese Randkeime bei Temperaturen von nur +380 °C zu einkristallinem Material heranwuchsen. Keime, die weiter entfernt von den Rändern der Maske wuchsen, benötigten eine höhere Temperatur, um einkristallines Material zu bilden.

Die Forscher gingen noch einen Schritt weiter und nutzten die neue Methode zur Herstellung eines mehrschichtigen Chips mit abwechselnden Schichten aus zwei verschiedenen TMDs. In dem Fall handelte es sich um Molybdändisulfid, einen vielversprechenden Materialkandidaten für die Herstellung von n-Typ-Transistoren, und Wolframdiselenid, ein Material, das sich für die Herstellung von p-Typ-Transistoren eignet. Dem Team gelang es, beide Materialien in einkristalliner Form direkt übereinander zu züchten, ohne dass eine dazwischenliegende Siliziumscheibe erforderlich war. Laut Kim verdoppelt sich mit dieser Methode die Dichte der Halbleiterelemente eines Chips, insbesondere der Metall-Oxid-Halbleiter (CMOS), die ja ein Grundbaustein moderner logischer Schaltungen ist.

„Ein mit unserer Technik realisiertes Produkt ist nicht nur ein 3D-Logikchip, sondern auch 3D-Speicher in Kombination“, so Kim. „Mit unserer wachstumsbasierten monolithischen 3D-Methode könnte man Dutzende bis Hunderte von Logik- und Speicherschichten direkt übereinander wachsen lassen, und sie wären in der Lage, optimal zu kommunizieren.“

„Herkömmliche 3D-Chips wurden mit dazwischenliegenden Siliziumscheiben hergestellt, indem Löcher in die Scheibe gebohrt wurden – ein Prozess, der die Anzahl der gestapelten Schichten, die vertikale Ausrichtungsauflösung und die Ausbeute begrenzt“, fügt Erstautor Kiseok Kim hinzu. „Unsere wachstumsbasierte Methode löst all diese Probleme auf einmal.“ Um das stapelbare Chipdesign zu kommerzialisieren, hat Kim ein Unternehmen, FS2 (Future Semiconductor 2D Materials), gegründet. „Wir haben bisher ein Konzept für kleine Gerätearrays gezeigt“, sagte er. „Der nächste Schritt ist die Skalierung, um den professionellen Betrieb von KI-Chips zu zeigen.“

 (sb)

Physikalische Forschung

Neue Typ-III-Supraleitung könnte Möglichkeiten der Elektronik revolutionieren

Laserentwicklung

Fortschritte auf dem Gebiet der Diodenlaser und Quantenmodule

(ID:50287489)