Zuverlässigkeitstests in der Leistungselektronik Wie SiC-MOSFETs und GaN-HEMTs auf Langlebigkeit geprüft werden

Anbieter zum Thema

Tektronix GmbH

dataTec AG

MEV Elektronik Service GmbH

RECOM Power GmbH

Zuverlässigkeitstests spielen bei der Entwicklung und Produktion von Leistungshalbleitern eine wichtige Rolle. Sie helfen, mögliche Ausfallmechanismen frühzeitig zu erkennen und die Lebensdauer von Bauelementen wie SiC-MOSFETs oder GaN-HEMTs vorherzusagen.

Es gibt keine universelle Definition für den Begriff Zuverlässigkeitstest. Eine treffende Beschreibung ist folgende: Ein Zuverlässigkeitstest ist eine Methode, um herauszufinden, wie die Produktqualität verbessert werden kann und um sicherzustellen, dass ein Gerät den vielfältigen Belastungen standhält, denen es nach der Markteinführung im realen Einsatz durch Kunden ausgesetzt ist. Diese Tests helfen dabei, mögliche Schwachstellen aufzudecken und die Lebensdauer eines Produkts unter realen oder simulierten Bedingungen zu bewerten, bevor es in großen Stückzahlen produziert wird.

Es gibt mehrere Entwicklungsphasen, in denen Zuverlässigkeitstests von entscheidender Bedeutung sind: die Phase von Forschung und Entwicklung, die Vorproduktionsphase (kleine Mengen) und die Phase der Massenproduktion. Bei Forschung und Entwicklung (F&E) muss sichergestellt werden, dass die in der Designphase festgelegten Eigenschaften und die Zuverlässigkeit erfüllt werden. In der Vorproduktionsphase wird die Massenproduktionslinie in begrenzten Losgrößen eingesetzt, um Probleme zu bewerten und auszuschließen, bevor die Massenproduktion beginnt.

Zwei wesentliche Fehlerarten bei einem Zuverlässigkeitstest

Wenn man Testingenieure bittet, eine Funktion in ein Diagramm zu zeichnen, werden sie wahrscheinlich eine Badewannenkurve zeichnen (Bild 2). Die Kurve zeigt eine Reihe von Zeiträumen, in denen Geräteausfälle auftreten. Abhängig von der Phase des Produktlebenszyklus können Zuverlässigkeitsprüfungen unterschiedliche Herausforderungen, Methoden und wesentliche Einschränkungen mit sich bringen. In erster Linie werden sie verschiedene Fehlerarten aufdecken. Von einem extrinsischen Indikator für Zuverlässigkeit spricht man, wenn die Robustheit gegenüber Ausfällen aufgrund von Fehlern und Prozessschwankungen geprüft wird. Dabei liegen die Ursachen außerhalb der tatsächlichen Möglichkeiten von Konstruktion und Werkstoffen. Man spricht von einer intrinsischen Zuverlässigkeit des Verbindungshalbleiters, wenn das Versagen mit dem Design der Komponente zusammenhängt (Bauelementstruktur, Materialien und deren Abnutzung).

Zusammenfassend lässt sich sagen, dass die Geräte auf Ausfall und Ausfallmodus hin beansprucht, analysiert und entweder als extrinsisch (Ausfall zu Beginn der Lebensdauer) oder intrinsisch (Ausfall durch Abnutzung) eingestuft werden müssen. Sind die extrinsischen Ausfallursachen beseitigt, können die primären Ausfälle auf intrinsische Ursachen zurückgeführt werden. Das Degradationsmodell hilft bei der Vorhersage von Lebensdauer und Ausfallrate.

Spezifische Degradationsmodelle zur Vorhersage

Man kann nicht Jahre warten, um zu untersuchen, bis ein Verbindungshalbleiterbauelement ausfallen kann, das auf einer neuen Technik basiert. Um einen möglichen Ausfallmechanismus zu beschleunigen, werden die Bauelemente einer erhöhten Belastung ausgesetzt. Im Falle von WBG-Leistungshalbleiterbauelementen (Wide Bandgap) bedeutet das, dass sie Strom, Spannung, Temperatur, Feuchtigkeit oder mechanischen Schwingungen ausgesetzt werden.

Die Anwendung spezifischer Degradationsmodelle ist der Weg zur Vorhersage der Ausfallraten unter den angegebenen Belastungsbedingungen und Lebensdauern. Halbleiter mit großer Bandlücke (WBG) wie SiC und GaN sind aufgrund ihrer elektrischen und thermischen Eigenschaften Silizium überlegen. Das ist vor allem bei leistungselektronischen Schaltanwendungen. Sie sind die De-facto-Bausteine von Stromwandlern, die in der elektrischen Mobilität, in Rechenzentren, bei Erneuerbaren Energien und Stromnetzen eingesetzt werden. Kommen sie unter Hochspannung, hoher Leistung oder hohen Temperaturen zum Einsatz, sind alle neuen Schaltgeräte aufgrund der hohen elektrischen Felder und hohen Ströme, die während ihres Betriebs erzeugt werden, elektrischen und thermischen Belastungen ausgesetzt. Die WBG-Technik bietet umfangreichere und genauere Ansätze als die Standardrichtlinien erfordern.

Zuverlässigkeitssicherung und Qualifikation von Halbleiterbauelementen

Je nach seiner Besonderheit verlangt jeder Markt von den Komponentenlieferanten, dass sie bestimmte Betriebsbedingungen garantieren. Hersteller testen ihre Geräte ausgiebig auf ihre Zuverlässigkeit. Ein Ansatz um die Zuverlässigkeit zu gewährleisten besteht darin, anwendungsspezifische Richtlinien und Standards zu befolgen.

Es gibt Zuverlässigkeitsrichtlinien für Raumfahrtanwendungen, die sich auf Verbindungshalbleiter wie GaAs beziehen, die typischerweise in dieser Industrie verwendet werden. Im Gegensatz dazu werden in der Automobilindustrie in der Regel diskrete SiC-MOSFETs verwendet. Um sie für die festgelegten Betriebsspannungen mit Spannungen von bespielsweise 1.200 V oder 1.700 V und maximalen Betriebstemperaturen 175 °C oder darüber zu qualifizieren, müssen die Zulieferer die Richtlinie des Automotive Electronics Council AEC-Q101 befolgen. Andere Standards wie JEDEC sind für die industrielle Nutzung der Komponentenqualifikation oder MIL-STD-xx für das Militär.

Die Physik bei Wide-Bandgap-Materialien

Fehlerszenarien für neue Leistungselektronik, die auf Verbindungshalbleitern basiert, können vielfältig und komplex sein. Sie alle müssen berücksichtigt werden, um einen sehr niedrigen Prozentsatz an Fehlern mit einer signifikant hohen statistischen Sicherheit zu gewährleisten. Die Physik für die Fehleranalyse wird bei Wide-Bandgap-Materialien immer komplexer, ebenso wie die Vorhersagen über ihr Verhalten unter extremen Umweltbedingungen.

Qualifizierungstests mit ihren schnell ansteigenden Belastungen haben unterschiedliche Namen. HTRB steht für High-Temperature-Reverse-Bias-Test (Hochtemperatur-Sperrspannungstest). Der Test zielt darauf ab, Ausfälle im Zusammenhang mit einer Gleichstromvorspannung von V_ds an einem MOSFET zu analysieren. Im Gegensatz dazu steht TDDB für den zeitabhängigen dielektrischen Durchbruch. Es handelt sich um einen Ausfallmodus, der auftreten kann, wenn durch Akkumulation von Defekten im Dielektrikum des MOSFET ein Leitungspfad entsteht.

Zuverlässigkeitsprüfung von GaN-HEMTs

Ein GaN-HEMT (Gallium-Nitrid High Electron Mobility Transistors) wird typischerweise einer hohen Vorwärtsspannung ausgesetzt, die nicht nur eine Gleichspannung, sondern auch eine Wechselspannung sein kann. Bei einer Belastung mit einem Wechselstrom sind die Durchbruchzeiten länger als bei einem Gleichstrom. Außerdem variieren sie stark bei höheren Schaltfrequenzen oder Temperaturen.

Um diese Tests umfassend durchführen zu können, sind Hunderttausende von Teststunden mit jeweils Zehntausenden von Temperaturzyklen und Feuchtigkeitspunkten erforderlich. Nach der Qualifizierung müssen die Halbleiterhersteller noch Millionen von Stunden an Daten sammeln, um eine FIT-Rate (Failure-in-Time) in der Praxis zu ermitteln.

Im Anschluss ist eine verlässliche und präzise Protokollierung der Messungen erforderlich. Nur so lässt sich die Modellierung der Lebensdauervorhersage vervollständigen und die grundlegende Berechnung der mittleren Zeit bis zum Ausfall (MTTF) freigeben. Letztere basiert auf einem Algorithmus zur Vorhersagemodellierung. Sie wird Daten gespeist, die mittels Testmethoden wie der TDDB gewonnen wurden. Der Zeitaufwand für Zuverlässigkeitstests kann beträchtlich sein. Die Geschwindigkeit des Tests und die Menge der zu erhaltenden Informationen über die Zuverlässigkeit müssen gegeneinander abgewogen werden.

Anforderungen an Test- und Messgeräte

Die eingesetzten Mess- und Prüfgeräte müssen immer anspruchsvollere standardisierte Methoden für Zuverlässigkeitstests und Fehleranalysen unterstützen. Dabei stehen Faktoren wie Testzeit und Messmöglichkeiten in direktem Zusammenhang mit der Produktionskapazität, den Testkosten und dem Materialverlust im Falle eines Ausfalls der verbauten Komponente. Der Prozess der Testoptimierung ist eng mit der Fähigkeit verbunden, die Testautomatisierung weiterzuentwickeln.

Halbleiterhersteller sind auf zuverlässige Quellen angewiesen. Die elektrische Belastung kann sowohl unter statischen als auch unter dynamischen Bedingungen erfolgen, wobei gleichzeitig hohe oder extrem schnelle Messungen oder Messungen sowohl nach dv/dt als auch nach di/dt durchgeführt werden können.

Für qualitativ hochwertige Zuverlässigkeitsprüfungen sind Messgeräte erforderlich, die Spannungen und Ströme mit hoher Prüfkapazität bei minimalen Kosten und Anforderungen an die Quellengeräte liefern. Präzision bedeutet Genauigkeit und Wiederholbarkeit sowohl bei der Einstellung der Parameter von Zyklus zu Zyklus als auch bei der Messung.

Ein weiterer Bedarf besteht darin, die gemessenen thermischen und elektrischen Signale kontinuierlich zu überwachen und anzuzeigen. Über ein konfigurierbares Bedienfeld lassen sich elektrische und thermische Stressszenarien hochladen, wobei die Betriebskosten für Datenerfassungs- und Überwachungssysteme minimal sind.

Reales Anwendungsszenario zur Zuverlässigkeit von eingebetteten Komponenten

Wie lässt sich die potenziell längere Lebensdauer von SiC-basierten Geräten erklären? Sie sind einer bis zu zehnmal höheren Betriebsspannung ausgesetzt als ihre Vorgänger aus Silizium und arbeiten wahrscheinlich in Umgebungen mit hohen Temperaturen. Typische Zuverlässigkeitstests für SiC-MOSFETs enthalten die Belastung einer Charge von Musterbauelementen über Hunderte oder Tausende von Stunden mit Vorspannungen, die größer oder gleich der normalen Betriebsspannung sind. Dabei sind sie Temperaturen ausgesetzt, die weit über den normalen Betriebsbedingungen liegen.

Während dieser Belastung wird eine Vielzahl wichtiger Betriebsparameter in bestimmten Zeitabständen gemessen. Veränderungen in der Geräteleistung können auf einen Defekt im Bauteil hinweisen, so dass es zur Fehleranalyse herausgenommen werden kann, bevor es den Endverbraucher erreicht.

Ein mehrkanaliges, programmierbares Netzteil kann für die Stromversorgung und die Belastung des Geräts verwendet werden. Die Kanäle des Netzteils können in Reihe oder parallel geschaltet werden. Damit erhöht sich die Spannung oder der Stromausgang des Netzteils. Programmierbare Stromversorgungen mit Sweeping-Funktion helfen dabei, die Belastungsroutine an die Testanforderungen anzupassen.

Um die Testdichte zu erhöhen, können mehrere Geräte parallel an ein einziges Netzteil angeschlossen werden. Bei der Messung bieten DMMs die Möglichkeit, den gewünschten Genauigkeits- und Auflösungsgrades selbst zu wählen. Dieser kann entweder mit einer 6½- oder 7½-stelligen Anzeige realisiert werden. Außerdem verfügen sie über Schaltfunktionen, welche die Anzahl der gleichzeitig getesteten Geräte erhöhen und die Gesamttestzeit verkürzen. Mehrkanalige DMMs eignen sich auch hervorragend für die Überwachung der Temperatur bei temperaturgesteuerten Tests.

Bei Integration und Einrichtung unterstützt eine Messsoftware

Eine Software, die die gesamte Lösung steuert, kann die Integration und Einrichtung erleichtern, indem sie den Prozess automatisiert. Die Software sollte in der Lage sein, Daten über einen längeren Zeitraum zu sammeln, um Trends in den Komponenten erkennen zu können. Die von Tektronix entwickelte KickStart-Software verbindet die gesamte Anwendung mit einer intuitiven Steuerung und einer langfristigen Datenerfassung. Entwickler können jeden der Stromversorgungskanäle einzeln steuern und konfigurieren, eine konstante Bias-Spannung für die Belastung ausgeben oder die Ausgabesequenz mit der List-Sweep-Funktion anpassen.

Die Sweep-Punkte können direkt in der KickStart-Software oder durch Importieren einer vorgefertigten CSV-Datei definiert werden. Die Zeit für jeden Sweeppunkt wird durch die Einstellung der Listenhaltezeit gesteuert. Wird die Einstellung auf Punkte gesetzt, sind mehrere Messungen pro Sweepschritt möglich. Wird die Einstellung auf Zeit geändert, kann eine benutzerdefinierte Haltezeit in Sekunden für jeden Schritt festgelegt werden. Somit lässt sich die auf das Gerät angewendete Belastungssequenz anpassen.

Beispiel eines Tests auf Waferebene

Am Beispiel eines Tests auf Waferebende müssen die Ingenieure Tests wie Charge Trapping, NBTI enhanced hot carrier und TDDB enhanced NBTI einsetzen. Die Messmethodik erfordert DC-Belastung und Messungen bis zu einem Punkt, an dem sowohl DC- als auch Puls-Belastung eingesetzt werden, um den Degradations-Relaxationseffekt zu untersuchen. Die Instrumentierung von Keithley umfasst das 4200A SCS Device Characterization System, Keithley SMUs der Serien 2600 und 2400, hochempfindliche Stromquellen und Nanovoltmeter sowie Schalt- und Datenerfassungssysteme.

Diese Komponenten lassen sich in bestehende Test- und Halbleiterlabors integrieren, indem sie in ein in sich geschlossenes und vollautomatisches Testsystem integriert werden. Viele dieser Geräte sind mit dem Test Script Processor (TSP) und TSP-Link für Ultra-High-Speed-Betrieb und Paralleltests ausgestattet. Damit sind mit eingebetteten Testskripten und kompletten Test-Subroutinen Tests ohne PC-Eingriff möglich. Die Geräte von Keithley sind mit der ACS (Advanced Characterization Suite) ausgestattet. Sie unterstützt Tests zur Bauelemente-Charakterisierung von gehäusten Bauelementen und Tests auf Wafer-Ebene mit Probes.

Die Software enthält allgemeine Bibliotheken, Funktionen und Demoprojekte, welche die Shared Stress Reliability Test Application unterstützen. Testbibliotheken auf Grundlage des JEDEC-Standards (JEP183A für den Power MOSFET SiC Reliability Test) sind ebenfalls enthalten. Auf Wafer-Ebene bieten die integrierten ACS-Testsysteme von Keithley ein Dienstprogramm zur Waferbeschreibung und eine Waferkarte. Benutzer können Wafer-Beschreibungsdateien mit integrierten Testplänen erstellen. Farbcodierte Wafer-Maps werden während der Testausführung in Echtzeit aktualisiert und zeigen die Pass/Fail-Metriken an. Damit sind die Testergebnisse transparent und die Testproduktivität lässt sich valide bewerten.

Der Prober-Controller steuert die Bewegung des Wafers während der Testentwicklung, validiert Testkonfigurationen an realen Strukturen und navigiert zu Problembereichen des Wafers. ACS steuert FormFactor, MPI, Electroglas, TEL, ACCRETECH, Signatone, Semiprobe, HiSOL und andere Tester. ACS beinhaltet Testroutinen wie Makros, Skripte und benutzerdefinierte GUIs. Sie können jedes TSP-Instrument mit einem STM-Skript steuern. Das System in der ACS Software v6.3 unterstützt gemeinsame Belastungstests, um den Durchsatz zu erhöhen. Damit lassen sich verschiedene Zuverlässigkeitstestmethoden parallel auf große Gruppen von Prüflingen anwenden. Eine Schaltmatrix steuert die Belastung und die Messungen.

JEP183A definiert die Messung der Schwellenspannung (Vt) eines SiC-MOSFET

Der JEDEC-Standard JEP183A definiert die Messung der Schwellenspannung (Vt) eines SiC-MOSFET mit vertikaler N-Kanal-Struktur. SiC-Bauelemente weisen eine höhere Instabilität der Schwellenspannung auf als Silizium. Die Norm identifiziert Messmethoden und schlägt Richtlinien für die Vorkonditionierung vor, um die Vt-Hysterese zu minimieren. Die Defekte im p-Typ-Halbleiter sind für das Hysterese-Phänomen verantwortlich. Der JEP183A-Standard hat eine neue Richtlinie zur Messung der Schwellenspannung vorgeschlagen. Die Idee ist, vor der Messung des Gate-Sweeps einen Vorkonditionierungsimpuls hinzuzufügen, um eingeschlossene Lochladungen freizusetzen und den Sweep durchzuführen. Ein Loch entsteht, wenn ein Elektron aus dem Valenzband eines Halbleiters entfernt wird. Es hinterlässt eine Lücke, die als Loch bezeichnet wird. In der Norm JEP183A geht es primär um die Messung der Schwellenspannung (Vt) von SiC-MOSFETs.

Keithley-Systeme mit SourceMeter-Einheiten (SMUs) testen SiC-Leistungsmosfets mit Schwellenspannung. SMUs und Software unterstützen alle drei JEDEC-Methoden. Das Verfahren mit Vorkonditionierungsimpuls und Sweep kann einfach mit TSP-Skripten durchgeführt werden, die auf dem Gerät laufen oder in die ACS-Software eingebettet werden können. Der Benutzer profitiert von der grafischen Benutzeroberfläche von ACS.

Optimierte Zuverlässigkeitstests von Leistungshalbleitern

Die Testautomatisierung ist entscheidend für die Optimierung der Zuverlässigkeitstests von Leistungshalbleitern in allen Phasen, von der Forschung und Entwicklung bis hin zur Fertigung. Der von Keithley entwickelte TSP-Link Interkommunikationsbus ermöglicht die Triggerung und Kommunikation zwischen mehreren Building-Block-Instrumenten, um eine maximale Systemgeschwindigkeit zu erreichen und gleichzeitig die Programmierung zu vereinfachen. Ein Test Script Processor (TSP) ermöglicht es, die gesamte Gerätesteuerung und die meisten Datenverwaltungsoperationen auf Geräteebene durchzuführen. Dadurch entfallen die typischen Verzögerungen im LAN-Verkehr, die den Durchsatz auf Systemebene in gerätebasierten Systemen verlangsamen.

Die ACS-Software bietet alle Werkzeuge, die für die Zuverlässigkeitstests unter Belastung erforderlich sind und vereinfacht die Testautomatisierung. Zusätzlich zu den integrierten Projekten wurde eine neue PTM-Bibliothek (Python Test Module) und eine Bibliothek für lineare parametrische Tests (ptmlpt) implementiert. Das PTM kann vom Benutzer nach Bedarf modifiziert werden, was zeigt, dass die ACS-Software die Flexibilität bietet, nahezu jede Anwendung für Zuverlässigkeitstests zu unterstützen. (heh)

Getaktete Antriebe

Ein Messaufbau für phasengleiche Strom- und Spannungswerte

Leistungsmesstechnik und Erneuerbare Energien

„Mit EA Elektro-Automatik stärkt Tektronix seine Marktposition“

* Andrea Vinci ist EMEA Senior Technical Marketing Manager bei Tektronix.

(ID:50149219)