Die Zukunft der Halbleiterindustrie Wie die Chip-Entwicklung mit dem Tempo von KI mithalten kann

Künstliche Intelligenz hat ein neues Paradigma eingeläutet, das den Mut erfordert, alles zu überdenken: von Chip-Architekturen und Systemdesign bis zur Markteinführung. Wie imec-CEO Luc Van den hove und sein designierter Nachfolger Patrick Vandenameele diese Herausforderung angehen wollen.

In nur wenigen Jahren hat sich künstliche Intelligenz in einem atemberaubenden Tempo weiterentwickelt. Die rasche Akzeptanz von ChatGPT (und anderen LLM-Anwendungen) veranschaulicht dies perfekt: Was vor weniger als einem Jahrzehnt als Forschungsexperiment begann, ist heute tief im Alltag verwurzelt.

Und die Dynamik von KI nimmt weiter zu. KI-Agenten versprechen, über die Generierung von Texten oder Bildern hinaus eine autonome, kontextbezogene Entscheidungsfindung.

Physische KI steht kurz davor, den digitalen Bereich zu verlassen und in die reale Welt einzutreten, um Roboter, autonome Systeme und weitere „intelligente“ Geräte zu schaffen, die erkennen, handeln und lernen können.

Die Symbiose von KI und Mikrochips

Diese Durchbrüche geschehen jedoch nicht isoliert. Jeder Schritt bei der Weiterentwicklung künstlicher Intelligenz geht mit einer ebenso entscheidenden Entwicklung in der Chip-Technologie einher.

KI und Mikrochips haben eine enge, fast symbiotische Beziehung zueinander: Fortschrittliche Halbleiter waren der Schlüssel zum Aufstieg von KI, während die KI selbst die Nachfrage nach immer kleineren, energieeffizienteren und leistungsfähigeren Schaltkreisen antreibt.

Doch diese Symbiose steht unter Druck. KI-Modelle entwickeln sich rasend schnell, während die Chip-Entwicklung ein mehrjähriger Prozess von Design, Validierung und Produktion bleibt. Das Ergebnis? Eine wachsende Kluft, die der heutige Ansatz – einen neuen Chip für jede neue KI-Variante zu entwickeln – nicht mehr überbrücken kann.

Nach Ansicht des CEO von imec, Luc Van den hove, und seines Nachfolgers Patrick Vandenameele werden diese Herausforderungen nicht nur das nächste Kapitel des belgischen Forschungszentrums prägen, sondern generell die Zukunft der Halbleiterindustrie. In diesem Ausblick skizzieren sie ihre Strategie für 2026, mit der sie die aktuellen Herausforderungen bewältigen wollen.

Die Zeit nach LLM: Neue Lernansätze für KI

„Das Tempo, mit dem KI praktisch jeden Aspekt der Gesellschaft durchdrungen hat, ist geradezu unglaublich. Doch im Gegensatz zur Halbleiter-Roadmap, die seit Jahrzehnten vom Takt des Moore'schen Gesetzes bestimmt wird, ist die Entwicklung der KI weitaus unkalkulierbarer“, beginnt CEO Luc Van den hove.

„Nehmen wir als Beispiel große Sprachmodelle, sogenannte LLMs. Diese könnten zwar weiterhin eine Rolle bei zukünftigen KI-Durchbrüchen spielen, haben jedoch eine erhebliche Einschränkung: Sie lernen nicht wirklich – sie werden trainiert. Ich glaube, dass die nächsten Generationen von KI – KI-Agenten, physische KI und andere – von maschinellen Lernansätzen wie verstärktem Lernen, kontinuierlichem Lernen und selbstbestimmtem Lernen angetrieben werden.“

„Diese Lernansätze werden es KI-Systemen ermöglichen, eigene Weltmodelle aufzubauen – anstatt sich auf vortrainierte Sprachmodelle zu verlassen – und sich an neue Situationen anzupassen, ohne das bereits Gelernte zu vergessen, ähnlich wie es Menschen tun. Denken Sie daran, wie Babys lernen: durch Erkundung, indem sie sich kleine Ziele setzen und ihre angeborene Neugierde stillen, wie die Welt funktioniert. Diese Art von Beweglichkeit – geleitet von selbstmotiviertem Lernen und dem Wunsch, sich selbst zu verbessern – ist genau das, was wir brauchen, um den nächsten Sprung in der KI zu schaffen“, fügt er hinzu.

2026: Das neue Zeitalter der Chip-Skalierung

Die Integration derartiger Fähigkeiten in KI-Systeme wird die zugrunde liegenden Chip-Architekturen umgestalten, auch wenn die genauen Folgen noch nicht vollständig absehbar sind. Laut Van den hove sollte diese Unsicherheit die Branche jedoch nicht lähmen. Im Gegenteil, sie fordert das Halbleiter-Ökosystem heraus, mutig über die nächsten Schritte – und die Zeit danach – nachzudenken.

„2026 wird ein entscheidendes Jahr für imec sein, um uns weiterhin als glaubwürdige und einflussreiche KI-Marke zu positionieren“, erklärt Van den hove. „Ehrgeizig? Auf jeden Fall. Aber die Chance ist da. Aus diesem Grund haben wir imec.AI-labs gegründet: ein Team, das neue KI-Paradigmen mit unserem fundierten Halbleiter-Know-how verbinden wird.“

Der Aufbau dieser schlanken, äußerst agilen Gruppe mit ein paar Dutzend Experten, die schnell handeln und bedeutende Ergebnisse erzielen kann, soll im nächsten Jahr eine hohe Priorität genießen.

XTCO: Skalierung über Grenzen hinweg – und darüber hinaus

Während das Forschungsinstitut im Bereich KI einen Sprung nach vorne anstrebt, bleibt die Weiterentwicklung der zugrunde liegenden Chip-Architekturen auch für das Jahr 2026 eines der wichtigsten Ziele aller Forschungsprogramme. Das treibt nicht nur Innovationen in den Bereichen Materialien und (Prozess-)Technologien voran, sondern auch die kontinuierliche Weiterentwicklung der klassischen DTCO- (Design-Technology Co-Optimization) und STCO-Ansätze (System-Technology Co-Optimization). Letztendlich führten diese Ansätze zum neuen Denkmuster „Cross-Technology Co-Optimization“ (XTCO).

Der designierte CEO Patrick Vandenameele unterstreicht die Bedeutung von XTCO: „KI-Systeme der nächsten Generation werden immer komplexer. Um ihren hohen Anforderungen an Speicher, Stromverbrauch, Wärmeentwicklung und Zuverlässigkeit gerecht zu werden, entwickeln sich Chips zu heterogenen Baugruppen aus mehreren Technologien, die kontinuierlich miteinander interagieren und sich gegenseitig beeinflussen.“

Disruptiver ganzheitlicher Ansatz für die Skalierung von KI-Chips

„Die Sache ist die: In dieser Heterogenität liegt eine enorme Chance zur Optimierung und Skalierung über verschiedene Technologien hinweg. Das ist das Wesentliche von XTCO. Das Konzept geht die Herausforderungen an, die unserem Team und unseren Fabless-Partnern schlaflose Nächte bereiten, indem es einen disruptiven, ganzheitlichen Ansatz zur Skalierung einführt – von der Rechendichte, Speicherkapazität und Bandbreite über die Stromversorgung und -verwaltung bis hin zur thermischen Leistung und Zuverlässigkeit. Wir glauben, dass bedeutende Fortschritte nur durch die gemeinsame Optimierung dieser Faktoren erzielt werden können.“

Vandenameele ist überzeugt davon, dass eine neue Ära großer Herausforderungen bei der Chip-Skalierung begonnen hat und XTCO die Antwort auf diese Herausforderungen ist. Aber birgt die Beseitigung eines Engpasses in einem Bereich nicht die Gefahr, dass sich die Limitationen an eine andere Stelle verlagern?

Er bestätigt dies: „Auf jeden Fall. Genau aus diesem Grund erfordert die technologieübergreifende Skalierung eine ständige Iteration und einen kontinuierlichen Dialog zwischen den verschiedenen Bereichen. Das ist auch der Grund, warum imec in einer einzigartigen Position ist, um diese Entwicklung voranzutreiben: Unser Ökosystem bringt alle relevanten Akteure zusammen und ermöglicht so die kontinuierliche, durchgängige Zusammenarbeit, die für den Erfolg von XTCO unerlässlich ist.“

„Aber täuschen Sie sich nicht“, warnt er: „Innovationen im Bereich der Materialien und (Prozess-)Technologien, von der Einführung von CFET-Architekturen bis hin zu den nächsten Schritten in der CMOS2.0-Roadmap – und die Umsetzung dieser Innovationen aus dem Labor in die Fabrik – werden weiterhin von grundlegender Bedeutung sein. Hier kommen wegweisende Technologien wie High NA EUV, 3D-Integrationstechnologie und Photonik ins Spiel.“

Der nächste Sprung in der Strukturierung: High-NA-EUV-Lithografie

Die High-NA-EUV-Lithografie – der nächste große Sprung in der Strukturierung, der die Herstellung von Chips mit einer Strukturgröße kleiner als 2 nm ermöglicht – wurde in Rekordzeit im gemeinsamen High-NA-EUV-Lithografie-Labor von ASML und imec in Veldhoven, Niederlande, entwickelt.

„Imec hat schon immer eine entscheidende Rolle dabei gespielt, Vertrauen in neue Technologien aufzubauen und deren Risiken zu minimieren. In enger Zusammenarbeit mit unseren Partnern ist es unsere Mission, Risiken zu mindern und einen reibungslosen Weg zur Einführung zu gewährleisten. Genau das haben wir im Labor in Veldhoven getan“, erzählt Van den hove.

„Das Labor wurde gegründet, um die Marktreife von High NA EUV zu beschleunigen, und hat umfangreiche Daten und wichtige Erkenntnisse geliefert – nicht nur bei der Einzelbelichtung, sondern auch bei der Strukturierung fortschrittlicher Logik- und DRAM-Strukturen –, die zeigen, dass die Technologie A10-Knoten vollständig unterstützen kann.“

Wie geht es weiter mit High NA EUV?

„Aus Sicht der Infrastruktur wird 2026 ein spannendes Jahr für imec, da der High-NA-EUV-Scanner der neuesten Generation auf unserem Campus in Leuven installiert werden wird“, erklärt Van den hove. Die Anschaffung dieses Scanners – zusammen mit einer ganzen Reihe modernster ASML-Tools – und der Aufbau entsprechender Expertisen in Europa sei eine große Errungenschaft. Ermöglicht wurde dies durch die Unterstützung von ASML, der flämischen Regierung und dem EU Chips Act.

„Investitionen wie diese sind von unschätzbarem Wert. Sie wirken wie ein starker Magnet und bestätigen und stärken die Position von imec als Heimat des weltweit größten Ökosystems für Strukturierung mit mehr als 60 Partnern. Alle, die in der Lithografie und Strukturierung eine Rolle spielen, sind hier vertreten“, ergänzt er.

Auf der Forschungsseite liegt der Fokus weiterhin darauf, Kunden dabei zu helfen, das volle Potenzial von High NA EUV auszuschöpfen. Dazu wird High NA EUV in kommerzielle Prozessabläufe integriert und getestet, um die Plattformstabilität unter realen Fertigungsbedingungen sicherzustellen.

Gleichzeitig will man die Grenzen von High NA EUV weiter ausreizen, indem man die nächste Generation von Knoten erforsche – darunter Logic A7 und A5 sowie DRAM 0a- und DRAM 0b-Technologie.

Photonik und KI: Ultraschneller Datenaustausch über kurze Reichweite

Die Photonik entwickelt sich zu einer weiteren Schlüsseltechnologie – insbesondere im Hinblick auf die Realisierung von Computern der nächsten Generation. Durch den ultraschnellen Datenaustausch über Kurzstrecken- und Nahverbindungen wird sie das Rückgrat groß angelegter, energieeffizienter Computersysteme bilden. Dies ist für Cloud Computing und anspruchsvolle KI-Workloads unerlässlich, die massive Datenströme generieren und ultraschnelle, stromsparende optische Verbindungen erfordern – sowohl innerhalb als auch zwischen Rechenzentren.

„Obwohl es zu unseren Hauptaufgaben gehört, die Reife und die Einführung des Ökosystems von High-NA-EUV-Lithografie voranzutreiben, werden wir auch weiterhin komplementäre Technologien wie Low NA EUV und Immersionslithografie weiterentwickeln, die nach wie vor wichtige Technologieoptionen für die Herstellung weniger anspruchsvoller Chip-Layer sind. Unsere kontinuierliche Erweiterung der Reinräume unterstützt diese Mission unmittelbar“, fügt Van den hove hinzu.

„KI hat die Chip-Skalierung und Interkonnektivität in unerschlossene Bereiche vorangetrieben. Der mittlerweile verstorbene Dr. Gordon Moore, Mitbegründer von Intel, schlug einst vor, dass der Aufbau großer Systeme aus kleineren, einzeln gehäusten und miteinander verbundenen Komponenten kostengünstiger sein könnte. Diese Vision hat den Wandel von monolithischen Chips und 3D-Integration zu massiv vernetzten Chiplet-basierten Systemen vorangetrieben – wobei die Photonik eine zentrale Rolle spielt, ergänzt der CEO.

Auch im Jahr 2026 wollen die Belgier in diesem Bereich ihre Führungsrolle behaupten und photonische integrierte Schaltkreise gemeinsam in einem Package untergebrachte Optoelektronik und skalierbare Vernetzungskonzepte weiterentwickeln, um das Leistungswachstum aufrechtzuerhalten und gleichzeitig den Stromverbrauch und die Komplexität der Systeme zu beherrschen.

Technologische Grenzen verschieben und in die Industrie überführen

„Neben unserer Forschung gibt es noch eine weitere Frage, die wir im Blick behalten müssen: Wie können wir sicherstellen, dass unsere Innovationen die Industrie erreichen, wo sie zur Grundlage für neue Produkte und Dienstleistungen werden können? Das ist etwas, das mir sehr am Herzen liegt. Innovation darf nicht auf die Labore und Reinräume von imec beschränkt bleiben“, so Vandenameele.

An den beiden Enden des Innovationsprozesses seien zwei Instrumente entscheidend, um dieses Ziel zu erreichen. Am Anfang stehe die Pflege und Erweiterung des IP- und Patentportfolios als ein Schlüsselelement. Durch die Vereinfachung des Zugangs zu hochwertigem, integrationsfähigem IP helfe man den Partnern, ihre Roadmaps zu beschleunigen, Risiken zu reduzieren und schneller zu skalieren. Auf diese Weise wird IP mehr als nur ein Forschungsprodukt – sie wird zu einem Katalysator für Lizenzierungsmöglichkeiten und die Gründung von Unternehmen.

Vom Inkubator zum Venture-Accelerator

Auch die Gründung von Unternehmen am anderen Ende des Innovationsprozesses steht laut Vandenameele ebenfalls ganz oben auf der Agenda für 2026: „Unser Ziel ist es, uns von einem reinen Inkubator zu einem echten Venture-Accelerator zu entwickeln. Einerseits bedeutet dies, die aus imec hervorgegangenen Unternehmen auf ein höheres Reifestadium zu bringen – damit sie vollständig investitionsbereit und für externe Investoren hochattraktiv sind. Gleichzeitig erfordert dies eine intensivere Zusammenarbeit mit der internationalen Risikokapitalgemeinschaft, damit wir die nächste Generation bahnbrechender Technologien – ob aus dem Hause imec oder von externen Quellen – erfolgreich auf den Markt bringen können.“

„Die Demokratisierung des Zugangs zu innovativen Halbleitertechnologien ist ein weiterer wichtiger Weg, um Veränderungen zu bewirken. Durch die Einrichtung der NanoIC-Pilotlinie im Rahmen des EU-Chips-Acts können wir beispielsweise unseren Industriepartnern frühzeitigen Zugang zu Technologien jenseits von 2 nm ermöglichen, und zwar mithilfe einer Reihe fortschrittlicher Tools – wie Prozessdesign-Kits (PDKs) für die Frühphase, Design-Pathfinding-PDKs für Chiparchitekturen der nächsten Generation und (3D-)Systemexplorations-PDKs, die die Prototypenentwicklung neuer Komponenten auf handelsüblichen Foundry-Wafern unterstützen“, ergänzt er.

Und schließlich passen auch die Umgestaltung und Erweiterung der IC-Link-Aktivitäten perfekt in diese Strategie. Durch die Erweiterung der ASIC-Expertise von IC-Link, die Umsetzung von Forschungs-IP in Produkte und die Ausweitung des Tätigkeitsbereichs des Teams auf Bereiche jenseits von CMOS – beispielsweise die integrierte Siliziumphotonik-Plattform (iSiPP) – will Vandenameele IC-Link zu einer leistungsstarken Brücke zwischen Weltklasseforschung und marktreifen Lösungen machen. Das Ziel: neue Möglichkeiten für die Zusammenarbeit mit Fabless- und Systemunternehmen sowie aufstrebenden Akteuren und Start-ups zu erschließen.

Der Mut, alles in Frage zu stellen

„Veränderungen geschehen nicht über Nacht“, lautet ein Sprichwort. Aber im Zeitalter der KI gilt diese Aussage nicht mehr: Die Zukunft rückt nicht nur näher, sie entwickelt sich rasend schnell – mit Veränderungen, die sich in ungekanntem Tempo vollziehen und ganze Branchen in Echtzeit umgestalten. Und die Halbleiterbranche steht im Epizentrum dieser Umwälzungen.

KI hat ein Paradigma eingeläutet – eines, das Agilität, Innovationen und den Mut erfordert, alles zu überdenken: von Chiparchitekturen und Systemdesign bis hin zur Entscheidung, wie Innovationen auf den Markt gebracht werden sollen. Die Regeln haben sich geändert, aber auch die Möglichkeiten.

Bei imec möchten man seinen Partnern helfen, diese Chancen zu nutzen. Nicht, indem man sich an den Wandel anpasse, sondern indem man ihn vorantreibe, erklären die CEOs. „Das ist unser Ziel für 2026!“ (kr)

(ID:50678790)