Power-Tipps von TI, Teil 12

Maximieren des Wirkungsgrades von Stromversorgungen

Seite: 2/2

Anbieter zum Thema

Zum Maximieren des Wirkungsgrades müssen die letzten beiden Terme in diesem Ausdruck minimiert werden. Beim Term a1 ist das einfach – minimieren Sie ihn. Beim letzten Term bietet sich eine Möglichkeit zur Optimierung. Unter der Annahme, dass die Ausgangskapazität Coss und die Gate-Ansteuerungsleistung eines MOSFETs mit seiner Fläche zusammenhängen und sein On-Widerstand umgekehrt proportional zur Fläche ist, lässt sich eine optimale Fläche (und damit ein optimaler Widerstand) auswählen.

Bei kleinen Chipflächen wird der On-Widerstand des MOSFETs zum begrenzenden Faktor

Bild 1: Durch die richtige Wahl der MOSFET-Chipfläche werden die Leistungsverluste unter voller Last minimiert
Bild 1: Durch die richtige Wahl der MOSFET-Chipfläche werden die Leistungsverluste unter voller Last minimiert
(Bild: Texas Instruments)

Bild 1 zeigt die Ergebnisse einer Optimierung der Chipfläche. Bei kleinen Chipflächen wird der On-Widerstand des MOSFETs zum begrenzenden Faktor für den Wirkungsgrad. Mit steigender Chipfläche nehmen die Ansteuerungs- und Coss-Verluste zu und werden an einem bestimmten Punkt zum dominierenden Verlustelement.

Das Minimum ist relativ breit, so dass der Entwickler die Kosten für den MOSFET gegenüber der erreichten Senkung der Verluste flexibel abwägen kann. Ein minimaler Verlust stellt sich ein, wenn die Ansteuerungsverluste gleich den Leitungsverlusten sind.

Bild 2: Der Spitzenwert des Wirkungsgrades stellt sich vor Erreichen des vollen Nennstroms ein
Bild 2: Der Spitzenwert des Wirkungsgrades stellt sich vor Erreichen des vollen Nennstroms ein
(Bild: Texas Instruments)

Bild 2 zeigt den Verlauf des Wirkungsgrades für drei mögliche Designs um den optimalen Arbeitspunkt von Bild 1 herum. Dargestellt sind die normierten Chipflächen der Größe 1, 2 und 3. Bei geringen Lasten wird der höhere Wirkungsgrad durch die größere Chipfläche teilweise durch höhere Ansteuerungsverluste aufgezehrt, während bei hohen Lasten die kleinere Chipfläche unter höheren Leitungsverlusten zu leiden hat.

Es sei ausdrücklich darauf hingewiesen, dass diese Kurven eine Variation der Chipfläche und der Kosten im Verhältnis 3:1 wiedergeben. Das Design mit der normalisierten Chipfläche der Größe 1 hat einen nur geringfügig niedrigeren Wirkungsgrad als das größere Design bei Volllast, weist aber dafür einen höheren Wirkungsgrad bei geringen Lasten auf, mit denen es vielleicht typischerweise am häufigsten betrieben wird.

* *Robert Kollman ist Senior Applications Manager und Distinguished Member of Technical Staff bei Texas Instruments

Artikelfiles und Artikellinks

(ID:26442960)