Verbindungstechnologie mit Nanodrähten Kontaktierungen im Nanometer-Maßstab für mehr Effizienz auf kleinem Chip-Raum

Anbieter zum Thema

Fraunhofer-Institut für Zuverlässigkeit und Mikrointegration IZM

FAULHABER Antriebssysteme

MES Electronic Connect GmbH & Co. KG

IBR Leiterplatten GmbH & Co. KG

Das Fraunhofer IZM-ASSID und Partner der NanoWired GmbH stellen eine patentierte Verbindungstechnologie vor, die den geringen Platz auf elektronischen Chips dank Kontaktierungen im Nanometer-Maßstab effektiv nutzt.

Die Elektronikindustrie strebt ständig nach Miniaturisierung, um Leistungen zu verbessern, Energieeffizienz zu steigern und Produktionskosten zu senken. Fortschritte in der Halbleitertechnologie ermöglichen es, immer kleinere Transistoren und andere Schaltelemente auf einem Chip unterzubringen. Moderne elektronische Geräte und Anwendungen dabei erfordern immer mehr Funktionen und steigende Rechenleistung, während sie in vielen Fällen immer kleiner werden sollen.

Dies führt dazu, dass Entwickler mehr Komponenten auf einem Chip integrieren müssen, um den steigenden Anforderungen gerecht zu werden. Mehr Komponenten auf Chips unterbringen zu wollen, bedeutet gleichzeitig, dass mehr Verbindungen benötigt werden. Es wird also eng auf den Chips, und es bedarf platzsparender Innovationen, insbesondere, wenn sie in Hoch- und Höchstleistungsrechnern zum Einsatz kommen sollen.

Bildergalerie

Eine solche haben Forschende des Fraunhofer IZM-ASSID (Fraunhofer-Institut für Zuverlässigkeit und Mikrointegration IZM, All Silicon System Integration Dresden) und Partner des Unternehmens NanoWired GmbH patentieren lassen. Dabei handelt es sich um eine Verbindungstechnologie mit Nanodrähten.

Kleinerer Pitch sorgt für mehr Platz

„Je kleiner der Pitch, also der Abstand zwischen elektronischen Kontaktpunkten, desto mehr Transistoren und Schaltkreise können auf einem Chip untergebracht werden, was wiederum zu einer höheren Leistungsfähigkeit führt“, erklären die Verantwortlichen in der Bekanntgabe des Fraunhofer IZM. „Bisher haben sich bei Flip-Chip-Anwendungen die Kupfer-Bumps mit Lot als Standardtechnologie erwiesen. Bei zunehmender Miniaturisierung stößt dieses Verfahren jedoch an seine Grenzen, da das Lotmaterial austreten und zu Kurzschlüssen führen kann.“

Auf der Suche nach einer Alternative forschen Jun.-Prof. Dr.-Ing. Iuliana Panchenko und ihr Team am IZM-ASSID gemeinsam mit Partnern aus Wissenschaft und Industrie an Kontaktierungen unter 10 Mikrometern. Dabei wurde die eine Lösung mit Nanodrähten aus Kupfer gefunden, die bereits erfolgreich für die Anwendung auf 300-mm-Silizium-Wafern erprobt wurden.

Vorteile durch Steckprinzip

Gegenüber dem Löten mit Kupfer oder Lot Bumps, dem Hybrid- oder Kompressions-Bonden toleriert die Nanodraht-zu-Nanodraht dank Steckprinzip größere Höhenvariationen, bietet eine gute mechanische Festigkeit sowie mehr Designfreiheit und benötigt keine weiteren Metalle, so heißt es. Die Kontaktierung kann obendrein unter Raumtemperatur und bei geringem Bonddruck erwirkt werden, was sie wiederum für den Einsatz bei dünnen Chips attraktiv macht.

Die Technik hinter der Nanodraht-Verbindung

In der initialen Phase des Projekts wurde eine gleichmäßige Realisierung des Wachstums der Nanodrähte an den Verbindungsstellen auf dem gesamten 300-mm-Wafer angestrebt. Hierbei bediente sich das Forschungsteam feinporiger Membranen. Der zuvor bewertete Porendurchmesser spielt dabei eine entscheidende Rolle für die Dicke der Nanodrähte und kann im Bereich von 100 nm bis 1 µm variiert werden, um leitfähige und zuverlässige Verbindungen zu gewährleisten.

„In einem galvanischen Prozess wachsen die Kupfer-Nanodrähte in den Poren der Membran. Durch Prozessoptimierungen wurde eine Variation der Nanodraht-Höhen von circa 20 Prozent auf dem gesamten Wafer erreicht. Zusätzlich hat das Forschungsteam eine Prozessabfolge entwickelt, mit der die Nanodrähte während der Ätzprozesse geschützt werden, sodass die leitfähige Kupfer-Keimschicht auf dem Wafer entfernt werden kann“, erklären die Forschenden.

Forschung will Kontakte unter 5 Mikrometer schrumpfen

Das Team vom IZM-ASSID und Partner haben bereits einen 300-mm-Silizium-Wafer mit gleichmäßigen Bumps und Chip-zu-Chip-Aufbau mit Nanodraht-Verbindungen präsentiert und die Technologie wird der Industrie schon angeboten. Doch ein Ende der Fahnenstange ist weiterhin nicht erreicht, denn in weiteren Projekten wollen die Verantwortlichen die Kontakte von 10 auf unter 5 Mikrometer drücken.

„Perspektivisch lassen sich die Anwendungsbereiche der Nanodraht-Verbindungstechnologie ausweiten, so dass sie für komplexe Packages mit Fine-Pitch und großflächigen Kontakten einsetzbar wird“, so heißt es. (sb)

Drahtbonden

Schneestrahlreinigung sichert Verbindungsqualität beim Drahtbonden

Siliziumkarbid-Halbleiter

Neue SiC-Leistungsmodule senken die Verluste in Bahnantrieben

(ID:49871530)