Testabdeckung erhöhen Kombination verschiedener Testverfahren mit Boundary Scan

Bei der Kombination verschiedener Testverfahren liegt es nahe, für kosten- und auch zeitintensive Prüfungen den Boundary-Scan-Test einzusetzen. Spectral Electronic, Spezialist für das Prüfen von elektronischen Baugruppen, setzt auf die Boundary-Scan-Lösung von Acculogic, den Scan Navigator. Durch das Adaptive-Clocking-Verfahren lässt sich diese Lösung in nahezu sämtliche Testsysteme integrieren.

Anbieter zum Thema

SPEA GmbH Systeme f. professionelle Elektronik und Automation

Heitec AG

Eurocircuits GmbH

Spectral Electronic Prüf- und Meßtechnik GmbH

In-circuit- und Funktionstest haben nach wir vor ihre volle Berechtigung in der Teststrategie für elektronische Baugruppen. Allerdings mit dem Unterschied, dass die Lösung in der optimalen Kombination unterschiedlicher Testverfahren liegt. Was also liegt näher als vorhandene Testmöglichkeiten zu erweitern und für komplexere Aufgaben mit Boundary Scan fit zu machen? Mit dem Boundary-Scan-Test lassen sich kosten- und auch zeitintensive Tests rationalisieren - speziell bei Verbindungs- und Kurzschlusstests.

So funktioniert Boundary Scan

Das Boundary-Scan-Verfahren nach IEEE 1149.1 bedeutet übersetzt soviel wie das „Abtasten an der Bauteilgrenze“. JTAG - Join Test Action Group bezeichnet den IEEE Standard 1149.1, der ein Verfahren zum Testen und Debuggen von Baugruppen oder Systemen über die sogenannte JTAG-Schnittstelle beschreibt. Das Verfahren ist längst unter dem Namen Boundary Scan bekannt. Dieses elektrische Testverfahren geht vom physikalischen Zugriff auf die Leiterbahnen einer Baugruppe aus, wie zum Beispiel beim In-circuit-Test, mit all seinen physischen Grenzen hin zum elektrischen und damit grenzenlosen Zugriff.

Ziel des Verfahrens ist die Überprüfung von ICs auf sichere Funktion auf kompletten Baugruppen. Deshalb sind JTAG-fähige ICs mit bestimmten Komponenten ausgestattet und untereinander per Testbus verbunden. Erst wenn die Bauteile in den Boundary-Scan-Mode versetzt sind, lassen sich die Ein- und Ausgänge über Boundary Scan kontrollieren.

Voraussetzungen für Boundary Scan

JTAG-fähige Bauteile sind im Inneren rundum an ihren äußeren Grenzen mit Scan-Zellen ausgerüstet. Zusätzlich müssen zur sicheren Funktion eines jeden JTAG-Bauteils bestimmte Details integriert sein. So enthält jedes Bauteil je einen TAP Test Access Port (das Testzugangsportal), einen TAP Controller (die Testzugangssteuerung) und zwei Schieberegister, das IR Instruction Register (Instruktionsregister) und das DR Data Register (Datenregister).

Zur Steuerung des Ablaufs ist der TAP/Test Access Port mit vier Steuerleitungen (eine fünfte Leitung ist optional) ausgestattet. Für die Signaleingabe steht mit dem TDI Test Data Input der serielle Eingang der Schieberegister bereit. Über den TDO Test Data Output, den seriellen Ausgang der Schieberegister, werden die in den ICs ermittelten Zustände ausgegeben.

Der TCK Test Clock bestimmt die gesamte Testlogik. Die Leitung TMS Test Mode Select Input legt fest, welcher Status innerhalb der State Machine des TAP Test Access Ports bei der nächsten steigenden Flanke des TCK Taktsignals eingenommen wird. Das Signal TRST Reset der Testlogik ist kein fester Bestandteil und demzufolge optional.

Jeder Baustein hat seine eigene ganz spezielle Boundary-Scan-Struktur. Ohne Kenntnis dieser Struktur ließe sich kein vernünftiger Test generieren. Zwar gibt der Standard IEEE 1149.1 einiges dazu zwingend vor. Doch es gibt noch genügend Raum für Individualität. Zur Beschreibung dieser Individualität wurde die BSDL Boundary Scan Description Language (Boundary Scan Beschreibungssprache) kreiert. Sie bildet das Bindeglied zwischen Chiphersteller und Testingenieur. In dieser Datei sind sämtliche Informationen enthalten, die zum Testen via Boundary Scan unabdingbar sind.

Boundary Scan für alle

Die Tests an bestückten Baugruppen reichen vom simplen Leistungs- und Bauteiltest bis zu intensiven Funktionstests. Allerdings schlagen hier die lange Entwicklungszeit und die begrenzte diagnostische Fähigkeit der Funktionstests zu Buche. Anwender haben immer wieder gefordert, die In-circuit-Testmethode in den Funktionstest zu integrieren. Im Vergleich zu diesen traditionellen Lösungen ist der gerätespezifische Aufwand für das Boundary-Scan-Verfahren relativ gering. Das liegt überwiegend daran, dass ein Großteil der erforderlichen Hardware im Produkt selbst integriert ist und nicht extern angeschlossen werden muss.

Komplizierte Handgriffe oder gar eine unverständliche Bedienung waren auf gar keinen Fall erwünscht. Viele Hersteller bekannter Testsysteme haben deshalb moderne Werkzeuge entwickelt, um den Nutzern die Arbeit zu erleichtern. Und somit einen sach- und fachgerechten Ablauf des Verfahrens sichergestellt. Meist sind es intelligente Software-Lösungen, die hilfreich zur Seite stehen. Denn die Hardware muß in der Lage sein, „problemlos“ die TAP Signale anzusteuern und auszuwerten.

Spectral Electronic setzt auf die Boundary-Scan-Lösung von Acculogic, den Scan Navigator. Der Scancontroller dieser Lösung basiert auf der patentierten Adaptive Clocking Technologie. Diese Technologie vereinfacht die Integration des IEEE1149x-Standards in unterschiedliche Teststationen.

Adaptive Clocking Technologie eliminiert Laufzeitverzögerungen

Durch die Adaptive-Clocking-Technologie werden Laufzeitverzögerungen eliminiert, die aufgrund von Kabellängen und Bauteilschaltzeiten zustande kommen. Damit lässt sich der Scan Controller mit maximaler Taktfrequenz betreiben, ohne dass noch weitere zusätzliche Hardware nahe der JTAG-Schnittstelle notwendig ist. Dadurch können Kabellängen bis zu 15 Meter bei gleich bleibender Taktfrequenz überbrückt werden. Ohne diese Verfahren muss entweder die Taktrate reduziert werden, was wiederum die Verlängerung der Test- und Prüfzeit zur Folge hat. Oder es muss zusätzliche Hardware nahe dem Prüfling eingebaut werden.

Gerade im Hinblick auf eine möglichst hohe Testabdeckung rückt die Kombination verschiedener Testverfahren mehr und mehr in den Mittelpunkt. Eines dieser Testverfahren ist der Boundary-Scan-Test. Durch das Adaptive-Clocking-Verfahren bietet sich die Lösung von Acculogic als eine einfache Integration in nahezu sämtliche Testsysteme an. Das reicht vom klassischen In-circuit-Testsystem über die Funktionseinheit als Stand-alone Lösung bis hin zur Integration in die bekannten Flying-Probe-Testsysteme. Je nach Testsystemhersteller werden dafür spezielle Integrationspakete zur Verfügung gestellt oder es werden Treiber- und Messfunktionen der Testsysteme selbst für den Test mit genutzt.

Boundary Scan erleichtert die In-System ISP Programmierung. PLDs und FPGAs werden mit den Signalen TCK, TMS, TDI und TDO direkt angesteuert. Und nach den Vorgaben der Hersteller kann programmiert werden. Anders verläuft der Ablauf der Flash Programmierung. Hier werden die Signale des Flash IC mit den Boundary Scan Pins angesteuert und so Schreib- und Lesezugriffe nachgebildet. Mit diesem Verfahren lassen sich separate Arbeitsschritte vermeiden; denn in der Testumgebung kann auch getestet werden. Die dafür erstellten Programme sind jederzeit wieder verwendbar. Dadurch reduziert sich der Programmieraufwand auf ein Minimum.

(ID:336004)