EDA 4.0 KI-gesteuertes Makro-Placement verbessert PPA

Anbieter zum Thema

Treston Deutschland GmbH

Precoplat Präzisions-Leiterplatten-Technik GmbH

RECOM Power GmbH

Das KI-gesteuerte automatische Makro-Placement (AMP) von Aprisa erstellt einen hochwertigen Floorplan in einem Bruchteil der Zeit, der für die manuelle Makroplatzierung erforderlich ist.

Im Zeitalter von EDA 4.0 verändern Künstliche Intelligenz (KI) und maschinelles Lernen (ML) die Möglichkeiten von Tools für Electronic Design Automation (EDA). Bei vielen der Herausforderungen des physikalischen IC-Designs kann KI erhebliche Vorteile sowohl hinsichtlich der Durchlaufzeit als auch der Qualität des Designs bieten, was die Kenngrößen Leistungsfähigkeit, Stromverbrauch und Fläche (PPA) betrifft.

Ein Implementierungsschritt, bei dem KI weitreichende Unterstützung leisten kann, ist Floorplanning. Bislang erfolgten Floorplanning und Makroplatzierung in Handarbeit durch einige wenige Experten, die sich dafür ihrer Designerfahrung, Projektkenntnissen aus früheren Versionen und Intuition bedienten. Diese Methode funktioniert gut für Chips mit nur wenigen Dutzend Makros. Moderne SoC-Designs umfassen jedoch Hunderte von Makros und Entwickler benötigen effizientere Verfahren, diese Makros zu platzieren.

Die meisten heute verfügbaren automatischen Makro-Placer bieten einige Starthilfen für Entwickler, sind jedoch weit entfernt von einer Floorplanning-Komplettlösung und setzen PPA-Gewinnen enge Grenzen. Es gibt sogar einige KI-Pakete für die Makroplatzierung, die versuchen, diese sehr aufwendige Aufgabe zu verbessern. Sie liefern jedoch noch nicht die Qualität der Ergebnisse (QoR), die Entwickler erreichen müssen, insbesondere in Hinblick auf leistungsstarke und stromsparende ICs.

Was sich Entwickler physikalischer Designs wünschen

Die Qualität des Floorplans und insbesondere die Makroplatzierung sind zunehmend zu einer der entscheidenden Herausforderungen geworden, um eine bessere physikalische Design-PPA und eine schnellere Gesamtdurchlaufzeit zu erreichen. Dies ist auf mehrere Faktoren zurückzuführen (Bild 1):

• Die physikalisch orientierten RTL-Synthesetools müssen physikalische Informationen auf der Grundlage der Makroplatzierung und einer groben Standardzellplatzierung extrahieren, um genaue Schätzungen für Platz und Verdrahtung zu liefern.

• Die durch die Platzzuordnung und den Verdrahtungsverlauf definierte nachgelagerte QoR ist sehr empfindlich gegenüber der Makroplatzierung. Ein schlechter Floorplan führt zu mühevollen Iterationen und einer viel längeren Gesamtdurchlaufzeit.

Siemens EDA-Tools integrieren KI in Produkte während des gesamten IC-Design- und Fertigungsablaufs. Das digitale Implementierungstool von Siemens, Aprisa, bietet ein einzigartiges KI-gesteuertes AMP, mit der Designer in kürzester Zeit (bis zu einer Stunde) einen hochwertigen Floorplan erstellen können, während herkömmliche Verfahren Wochen oder Monate in Anspruch nehmen. Die schnelle Durchlaufzeit ist ein großer Erfolg. Der Hauptvorteil jedoch die hohe Qualität des Floorplans, der nachahmt, wie Entwickler die Zellen natürlich ausrichten würden. Darüber hinaus verfolgt das AMP von Aprisa Timing und Verzögerung und zieht Makros, die Probleme verursachen können, an einen optimaleren Ort.

Diese Eigenschaften machen das automatisierte Floorplanning zu einer wichtigen Verbesserung für Entwickler während ihrer RTL-to-GDSII-Zyklen. Aprisa minimiert den Aufwand für Designexperten bei der Platzierung von Makros, reduziert die zahlreichen Iterationen für Anpassungen basierend auf Verzögerung und Timing und verkürzt die Gesamtzeit für diesen Ablaufschritt. Die Ergebnisse ermöglichen es Entwicklern, ihre PPA-Ziele schneller zu erreichen.

Die wichtigsten Vorteile

Das zum Patent angemeldete AMP von Aprisa bietet vollautomatische Funktionen mit besonderen Vorteilen:

• Die globale Makroplatzierung nutzt die Timing Driven Placement Engine von Aprisa, um Makros, die zum gleichen hierarchischen Modul gehören, näher beieinander zu platzieren

• Makros mit derselben physikalischen Dimension werden gruppiert, um eine zweckmäßige Ausrichtung und optimierte Verdrahtung zu gewährleisten

• AMP vermeidet automatisch Makroplatzierungen, die zu ungenutztem Raum auf dem Chip führen, und gewährleistet so eine effiziente Kernauslastung

• Aprisa umfasst integrierte KI-basierte Designalgorithmen, um die Makroplatzierung zu legalisieren und häufige Probleme beim Floorplanning zu vermeiden, wie Engstellen durch zu schmale Kanäle

Bild 2 zeigt ein Beispiel dafür, wie Aprisas AMP Makros, die zum gleichen hierarchischen Modul gehören (Module sind in gleicher Farbe gekennzeichnet), auf natürliche Weise in enger physischer Nähe zueinander platziert, und dass die meisten Makros zweckmäßig ausgerichtet sind. In diesem Testszenario erzielte der AMP-Floorplan von Aprisa 10 Prozent kürzere Drahtlängen und 15 Prozent weniger Verlustleistung im Vergleich zum manuell erstellten Floorplan nach der abschließenden QoR-Analyse des vollständigen Durchflusses. Timing-Closure wurde sowohl für den AMP-Floorplan mit Aprisa als auch für den manuell erstellten Floorplan erreicht. Hinsichtlich der Erstellungszeit dauerte es etwa eine Stunde, bis Aprisas AMP den Floorplan für dieses Design generiert hatte, gegenüber mehreren Wochen beim manuellen Design.

Ganz rechts in Bild 2 sieht man, wie ein Open-Source-KI-Paket Makros in diesem Testdesign platziert. Obwohl das Tool schnell lief, verwechselte es Makros verschiedener hierarchischer Module, da es nicht über einen nativen Ausrichtungsmechanismus verfügt. Infolgedessen wies der Floorplan des Open-Source-Pakets eine 30 Prozent längere Drahtlänge auf als der AMP-Floorplan von Aprisa. Hinzu kommt, dass der Open-Source-Floorplan die Timing-Anforderung des P&R-Flowdesigns nicht erfüllen konnte. Die Qualität des KI-gesteuerten AMP von Aprisa basiert nicht nur auf den Ausgangsalgorithmen, die den manuellen Platzierungsvorgang nachahmen, sondern auch auf der effizienten Timing-Engine von Aprisa.

Verbesserung der abschließenden QoR von Aprisas AMP

Das AMP von Aprisa bietet hilfreiche halbautomatische Funktionen zur Verbesserung der abschließenden QoR und hilft den Entwicklern, die optimale Makroplatzierung für ihre spezifischen ICs zu finden. Diese Funktionen können auf einem AMP-generierten Floorplan ausgeführt werden, erlauben es den Entwicklern aber auch, ihr Knowhow einzubringen, insbesondere bei komplexen Designs, bei denen sie möglicherweise mehrere Versionen feinabgestimmt haben, um ihre endgültige PPA zu verbessern. Zu diesen Funktionen gehören:

• 1. Manuelles Umpacken auf ausgewählten Makros, um verbleibende Engstellen zu beheben

• 2. Einstellung der Parameter, um den bestmöglichen Floorplan zu ermitteln

• 3. Manuelles Fixieren ausgewählter großer Makros an der Chipgrenze, wobei die Timing Driven Engine die beste Position für die kleineren Makros in der Mitte des Chips finden kann

Die in Bild 3 gezeigten Beispiele veranschaulichen, wie die halbautomatische Großmakro-Fixierung von Aprisa durch die Ermittlung der bestmöglichen Makro-Platzierung im Floorplanning-Schritt die Signalverzögerung verbesserte. Die nachstehende Tabelle zeigt Timing und Drahtlänge für den manuell erarbeiteten Floorplan, den Aprisa AMP-Floorplan und den Aprisa-Floorplan nach der Fixierung der großen Makros und anschließenden AMP-Optimierung. Im Beispiel in Bild 3 platzierte Aprisas AMP große Makros in Richtung der unteren linken Ecke des Designbereichs. Obwohl dieser Floorplan ein besseres Timing-Ergebnis erzielte als der manuell erstellte Floorplan, wies er eine 13 Prozent größere Drahtlänge auf. Durch die Fixierung der großen Makros am Rand des Designbereichs konnte Aprisa AMP die Positionierung kleinerer Makros in der Mitte optimieren. Diese Verbesserung führte zu einem verbesserten Timing bei ähnlichen Drahtlänge wie dem manuell erstellten Floorplan.

Zusammenfassung

Aprisas AMP kann mit seinem vollautomatischen Ablauf einen hochwertigen Floorplan für komplexe Designs mit Hunderten von Makros erstellen. Dies ist möglich, weil die AMP-Technologie auf der hocheffizienten Aprisa Timing Engine von Siemens sowie integrierten KI-basierten Designalgorithmen und Ausrichtungstechniken basiert. Seine zusätzlichen flexiblen halbautomatischen Funktionen verbessern die abschließende QoR und erlauben Entwicklern, die Iterationen und den Aufwand für die Erstellung des Floorplans auf nur wenige Stunden zu reduzieren.

Dank der engen Korrelation zwischen Pre- und Post-Route von Aprisa und der AMP-Technologie können Entwickler ihre PPA-Metriken bereits früh im Prozessablauf und in der Platzierungsphase sicher bestimmen. Anstatt eine Vielzahl von Iterationen durchzuführen, können sie einen Teil der eingesparten Zeit nutzen, um herauszufinden, welche Kompromissmetriken ihnen optimale PPA und TAT für ihre Projekte bieten können.

Mit dem AMP bietet Aprisa eine weitere Funktion, die die sofort einsatzbereiten Methoden und die Benutzerfreundlichkeit, welche Entwickler an Aprisa schätzen, noch einmal verbessert. Dies verkürzt die Zeit, die Entwickler für die Erstellung des bestmöglichen Flooplans aufwenden müssen, um die beste QoR auch für die komplexesten und fortschrittlichsten Knoten-ICs zu erhalten. (mr)

Design-Tipp

EMV-Konformität meistern! Störquellen – Teil 1

* Janet Attar ist Product Marketing Manager bei Siemens.

(ID:50185847)