Serie LabVIEW in der Praxis Flexible Prüfstände für die Luft- und Raumfahrt

Regelfunktionen und Abläufe für Forschungszwecke müssen flexibel und ihr Echtzeitverhalten sowie die operationelle Sicherheit muss gegeben sein. Dieser Beitrag stellt einen parametrischen Sequenzgenerator vor, der die Ausgabe von Signalmustern jederzeit unterbrechen kann und übergangslos sowie stetig in die Ausgabe von spezifischen Signalmustern zum Ansteuern von Magnetventilen verzweigt.

Anbieter zum Thema

EBV Elektronik GmbH & Co. KG

TRACO ELECTRONIC GMBH

Cadlog Group

Deutsches Zentrum für Luft- und Raumfahrt ( DLR ) Standort Lampoldshausen

Werum Software & Systems AG

Raketenprüfstände werden über Measuring, Control and Command Systems (MCC-Systeme) gesteuert. Das DLR am Standort Lampoldshausen im Institut für Raumfahrtantriebe nutzt neben Prüfständen für bereits im Einsatz befindliche Raketenantriebe auch Prüfstände zur Entwicklung von Technologien für zukünftige Raumfahrtantriebe und zum Erforschen alternativer Treibstoffe für Raumfahrtantriebe.

Ein solcher Forschungs- und Entwicklungsprüfstand ist der Green-Propellant-Prüfstand P6.1. Er basiert auf PXI-, FPGA- und cRIO-Komponenten. Mit ihnen lassen sich kritische Funktionen realisieren. Innerhalb eines FPGAs lassen sich sicherheitsrelevante Funktionen mithilfe von LabVIEW in die Hardware implementieren. Dabei bleibt das System durch Parametrierung zur Laufzeit weiterhin flexibel. Das MCC-System besteht im Wesentlichen aus drei Hauptkomponenten:

• Front-End zur Datenerfassung (DAQ-FE),
• Front-End zur Prüfstandssteuerung (CTRL-FE) und
• Back-End zur Datenverwaltung und Visualisierung (BE).

Im Bild 1 ist die Strukturübersicht des MCC-Systems dargestellt. Neben den genannten Komponenten sind weitere, für den sicheren Betrieb des Prüfstands notwendige Komponenten vorhanden:

• Prioritätseinheit (PU),
• Notstop-System (ESS) und
• Manuelles Bedienpanel (MSP).

Basierend auf cRIO-Komponenten wurden diese Komponenten von einem weiteren Zulieferer erstellt und installiert. Nachfolgend wird der Fokus speziell auf die Komponenten des MCC-Systems gelegt, die es erlauben:

• Ventilschaltsequenzen zu generieren und übergangslos zu wechseln und
• Grenzwertüberschreitungen auf ausgewählten Kanälen zu detektieren

Die Prioritätseinheiten sind innerhalb des CTRL-FE angesiedelt und steuern mit digitalen und analogen Ausgängen verschiedene Ventile an. Überschrittene Grenzwerte werden innerhalb des DAQ-FE auf den analogen und digitalen Eingangskanälen überwacht sowie innerhalb des CTRL-FE zum schnellen Überwachen und Reaktion innerhalb von 5 ms beispielsweise auf ungewöhnlich hohe Vibrationen oder Beschleunigungen innerhalb des Prüflings oder wichtiger Prüfstandskomponenten.

Grenzwerte zuverlässig überwachen - Redline Detection

Um einen sicheren Betrieb des Prüfstands zu gewährleisten, ist es erforderlich, beliebige Messstellen (analog und digital) auf das Überschreiten von definierten Grenzwertbedingungen überwachen zu können. Dabei sind zwei Klassen von Grenzwertverletzungen zu berücksichtigen:

• Reaktion innerhalb von 40 ms (Medium/Slow-Redline) und
• Reaktion innerhalb von 5 ms (Fast-Redline)

Bei Fast-Redline handelt es sich um Signale von Beschleunigungsaufnehmern. Es sollten frühzeitig resonante Schwingungen des Prüflings erkannt werden, bevor Schäden auftreten können. Bei Medium/Slow-Redline werden beliebige Signale überwacht. Die Definition der Redlines erfolgt über grafische Dialoge. Zu überwachende Kanäle werden ausgewählt und gegebenenfalls mehrere Kanäle zu einer Grenzwertbedingung (Majoritätslogik) verknüpft und die Reaktion des MCC-Systems auf so ein Ereignis definieren (Bild 2).

Medium/Slow-Reacting-Redlines werden mit einer Reaktionszeit von 40/100 ms detektiert. Innerhalb dieser Zeit muss eine entsprechende Reaktion des Systems eingeleitet sein. Die Reaktion kann in einer einfachen Information des Anwenders bestehen, wird jedoch in den meisten Fällen zu einem kontrollierten Beenden des Versuchs durch eine Abschaltsequenz führen. Die definierten Grenzwertbedingungen werden für die Medium/Slow-Redlines durch einen entsprechenden Prozess im DAQ-FE unter LabVIEW-RT ausgewertet.

Dieser extrahiert die definierten Kanäle aus dem Rohdatenstrom, wandelt sie in entsprechende physikalische Werte um und bewertet die Grenzwertbedingungen. Bei gültiger Bedingung, wird ein entsprechendes Triggersignal an den Sequenzgenerator geschickt. Dies geschieht über den Shared Memory des Sequenzgenerator-FPGA-Moduls. Zusammen mit dem Triggersignal wird dem Sequenzgenerator auch die Information übermittelt, welche Abschaltsequenz auszuführen ist.

Sonderfall Fast-Redlines 5 ms Reaktionszeit

Einen Sonderfall stellen die Fast-Reacting-Redlines (Fast-Redlines) dar. Sie müssen mit einer Reaktionszeit von 5 ms detektiert werden. Dazu müssen die entsprechenden Funktionen unter Umgehung von Betriebssystemen und klassischen CPUs implementiert werden. Deshalb wird das FPGA-Modul PXI-7833R eingesetzt, da die Funktionalität direkt in Hardware implementiert werden kann. Der Datenaustausch erfolgt ähnlich dem Datenaustausch bei den Medium/Slow-Redlines, jedoch wird hierfür der Local-Bus der FPGA-Module genutzt. Er erlaubt ein direktes Verbinden von FPGA-Modulen für einen schnellen Datenaustausch untereinander. Außerdem wird die Reaktion des MCC-Systems in einem Zeitintervall deutlich unter 5 ms sichergestellt. Bei den Fast-Redlines ist die Reaktion auf Parameter beschränkt, die gesondert auf die Eingänge des FPGA-Moduls aufgelegt worden sind.

Der Prüfstand erzeugt Schaltsequenzen für die verschiedenen Ventile. Über diese Ventile werden sämtliche Fluide kontrolliert. Ferner müssen einige Parameter (Massenströme, Tankdrücke) auf verändernde Sollwerte geregelt werden. Neben schnell schaltenden Magnetventilen werden entsprechende Regelventile mit analoger Ansteuerung eingesetzt. Neben den nominalen Sequenzen für die verschiedenen Versuchsstadien wird eine Anzahl von Abschaltsequenzen generiert. Sie werden ausgelöst, wenn die Grenzwertüberwachung des Prüfstands die Verletzung einer Grenzwertbedingung detektiert hat.

Der Übergang vom nominalen zum Abschaltbetrieb muss dabei in Zeiträumen von wenigen Millisekunden und vor allem vollkommen störungsfrei sein, d.h. der Übergang muss stetig erfolgen. Welche Abschaltsequenz dabei zum Einsatz kommt, hängt von der Art der Bereichsverletzung ab und ist vorher festgelegt.

Logik und Funktion werden in ein FPGA programmiert

Nominale- und Abschaltsequenzen werden vom Anwender mit einem grafischen Dialog definiert. Signalpegel und Zeitpunkt des Zustandsübergangs werden auf Grundlage des Triggerzeitpunkt t0 definiert. Für analoge Signale können ferner der Gradient sowie der Zielwert definiert werden, mit welchem die Signaländerung stattfindet. Bei der Definition der Sequenzen können die Abschaltsequenzen mit Namen versehen werden. Sie lassen sich von der Grenzwertüberwachung explizit aufrufen.

Analoge Sequenzsignale werden mit PXI-Karten vom Typ PXI-6704 erzeugt. Speziell für die Abschaltsequenzen sind die digitalen Signale von Bedeutung, da über diese die Ventile angesteuert werden. Um einen stetigen Übergang von der nominalen Sequenz zur selektierten Abschaltsequenz zu erreichen, werden die digitalen Signale über ein FPGA-Modul (PXI-7813R) geführt. Im Bild 2 wird schematisch die Struktur des Sequenzgenerators dargestellt. Der Vorteil eines FPGA liegt darin, dass die Logik und Funktion direkt in die Hardware programmiert werden kann. Weder CPU noch Betriebssysteme sind dort im Einsatz, so dass die Funktion sichergestellt werden kann, solange der FPGA mit Spannung versorgt wird.

Unbeabsichtigte Zustandsänderungen vermeiden

Die FPGA-Karte routet die Signale im Normalfall direkt auf ihre digitalen Ausgänge durch. Wird eine Redline ausgelöst oder ein entsprechendes Ereignis durch den Abbruch innerhalb der MCC-Software oder einen Notaus-Schalter generiert, wird die Information an den Sequenzgenerator übermittelt. Das Modul erhält dazu die Information, welche Abschaltsequenz ausgegeben werden soll. In diesem Fall friert die Karte den aktuellen Zustand der DO-Signale ein und gibt die Signale gemäß der Abschaltsequenz auf den digitalen Ausgängen aus. So wird sichergestellt, dass es nicht zu unbeabsichtigten Zustandsänderungen auf den digitalen Ausgängen kommt und ein Signal erst zum gewünschten Zeitpunkt geändert wird. Alle Funktionen wurden in die Basisfunktionalität des FPGA programmiert:

• Routen der Digital-Eingänge auf Digital-Ausgänge,
• Auswerten von Grenzwert-Triggern und
• Erzeugen von Signalmustern auf den Digital-Ausgängen

Um die notwendige Flexibilität zu erreichen, werden die Signalmuster für die Abschaltsequenzen in Form einer Signalbeschreibung im Shared Memory des FPGA-Moduls bereitgestellt. Das geschieht beim Initialisieren des Prüfstandes in Vorbereitung eines Versuchslaufs. Für Medium- und Slow-Redlines erfolgt der Datenaustausch programmatisch, für die Fast-Redlines über den Local-Bus zwischen dem Sequenzgenerator und dem benachbarten Fast-Redline-Detektor.

Ein wichtiger Punkt für die Wahl des FPGA-Moduls war, dass es ohne Betriebssystem und CPU auskommt und die Funktion direkt, ohne potenzielle Verzögerungen durch Betriebssystem und Taskwechsel in der Hardware ausführt. Die Programmierung des FPGA sollte mit LabVIEW erfolgen und sich somit harmonisch in das Gesamtprojekt integrieren.

*Volker Schmidt arbeitet am Institut für Raumfahrtantriebe, DLR in Lampoldshausen, Thorsten Buth und Carsten Stein arbeiten bei der Werum Software und Systems AG in Lüneburg.

(ID:244599)