Programmierbare Logik Erstmals mit USB 3.2: Lattice neues CrossLinkU-NX-FPGA

Anbieter zum Thema

ISH Ingenieursozietät GmbH

E.E.P.D. Electronic Equipment Produktion & Distribution GmbH

congatec GmbH

Lattice hat mit dem CrossLinkU-NX FPGA Neuland auf dem Low-End-FPGA-Markt betreten: Erstmals ist USB 3.2 integriert, was für hohe Datenübertragungsraten sorgen soll. Damit – und mit anderen Funktionen – empfiehlt sich der Baustein besonders für Videoanwendungen wie Embedded Vision.

Das Low-End, also der Markt für FPGAs mit einigen hundert bis mehrere tausend Logikelementen, hatten sowohl FPGA-Marktführer AMD (Ex-Xilinx) als auch Intel (Ex-Altera) in den letzten Jahren zunehmend vernachlässigt und sich auf immer rechenstärkere und funktionsreichere FPGA-SoC-Designs konzentriert. Lattice hatte diese Entwicklung früh erkannt und gezielt Produkte für diesen Bereich entwickelt – und immer neue Mitglieder seiner CrossLink-Familie auf den Markt gebracht. Das jüngste Mitglied, das CrossLinkU-NX FPGA, zielt speziell auf Bridging-Anwendungen für den Industrie- und Automatisierungsmarkt ab. Dafür hat der Baustein erstmals eine USB-3.2-1x1-Schnittstelle an Bord, über die zum Beispiel Videoanwendungen mit Host-Prozessoren auf dem Edge kommunizieren können.

Wie die anderen Mitglieder der CrossLink-NX-Familie basiert auch das CrossLinkU-NX-FPGA auf der Nexus-Plattform des Unternehmens, die mit einem 28-nm-FD-SOI-Prozess gefertigt wird. FD-SOI steht für „Fully-Depleted Silicon-on-Insulator“ und bezeichnet eine Fertigungstechnik, mit der sich besonders stromsparende integrierte Schaltungen herstellen lassen. Bei der Entwicklung des neuen Bausteins hat Lattice noch weiter an der Low-Power-Schraube gedreht: Ein neuer, „gehärteter“ (sprich: fest verdrahteter) „Always-On/Instant-On“-Sleep-IP-Block soll die Leistungsaufnahme des FPGAs auf unter 126 Mikrowatt senken, wenn das Gerät in den Sleep-Modus geht.

Bildergalerie

Unter 126 µW Leistungsaufnahme im Ruhemodus

Zur Veranschaulichung hat Lattice eine Anwendung gezeigt, bei der das FPGA im Betriebsmodus 180 mW, im Ruhemodus weniger als 126 µW und im Durchschnitt rund 30 mW aufnahm, wobei sich das Gerät etwa 80 Prozent der Zeit im Ruhemodus befand. Für ein FPGA mit 33K Logikzellen, 64 DSPs und bis zu 3,7 Mbit Embedded-Speicher sind das sehr gute Werte – die natürlich je nach implementierter Anwendung variieren. Bestimmende Variablen sind etwa die Taktfrequenz, Betriebszeit im Ruhezustand usw. „Die Reduzierung des Stromverbrauchs, der Gesamtbetriebskosten und des Design-Footprints sind entscheidend für die Erweiterung des Potenzials von KI- und Vision-Anwendungen“, sagt Dan Mansur, Vice President, Product Marketing, Lattice Semiconductor.

Lattice hat das FPGA in erster Linie auf die Verarbeitung von Bewegtbilddaten in industriellen Applikationen ausgelegt. Nach eigenen Angaben hat Lattice ermittelt, dass Entwickler bisherige CrossLink-NX-FPGAs des Unternehmens oft als Brücke zwischen einem Bildsensor und einer USB-Schnittstelle verwenden. So gerüstet kann eine Kamera direkt mit Edge-Servern oder anderen Industrie-PCs kommunizieren. Daher war der Gedanke naheliegend, die USB-Funktionalität direkt in den Cross-Link-Baustein zu integrieren – und so zusätzliche Umsatzpotenziale zu erschließen. Lattice hat daher einen festen IP-Block mit einer USB 3.2 Gen 1×1-Schnittstelle integriert, die mit 5 Gbit/s arbeiten kann. Dieser IP-Block funktioniert auch als USB 2.0-Port mit 480 Mbit/s für weniger anspruchsvolle Sensor-Bridging-Anwendungen.

Transceiver für die MIPI D-PHY fest integriert

Sensorseitig unterstützt das CrossLinkU-NX-FPGA explizit die MIPI CSI-2-Schnittstelle für Bildsensoren. Transceiver für die MIPI D-PHY-Schnittstelle sind fest integriert. Mit 1300 LUTs ist es laut Lattice möglich, einen Controller und eine 4-Lane MIPI D-PHY-Schnittstelle zu instanziieren, die 4,8 Gbit/s überträgt. Darüber hinaus enthält das CrossLinkU-NX-FPGA die übliche Auswahl an langsameren Standardschnittstellen, etwa I2C, I3C, SPI, QSPI und GPIO. Weitere fest integrierte IP-Blöcke sind der bereits erwähnte der „Always-On/Instant-On“-Sleep-Block für einen stromsparenden Schlafmodus und ein Sicherheitsblock mit AES256- und ECC256-Beschleunigern.

Für schnelle Entwicklungserfolge hält Lattice seine Tool-Suite inklusive des SensAI-Stacks mit einer Auswahl an Soft-IP bereit. Zu den IP-Cores im SensAI Stack gehören Convolutional Neural Network (CNN) und erweiterte CNN-Beschleuniger. Der SensAI-Stack enthält auch mehrere videorelevante Referenzdesigns, die mit CrossLink-NX-FPGAs arbeiten können, darunter Objektklassifizierung, Handgesten-Erkennung, Barcode-Erkennung, Erkennung von Schlüsselwörtern und Identifizierung menschlicher Gesichter.

Lattice fokusiert sich weiter auf den Low-End-FPGA-Markt

Seit seiner Fokussierung auf Low-End-FPGAs (der Begriff bezieht sich nicht auf die Qualität der Bauteile, sondern auf die Zahl der programmierbaren Logikelemente) hat Lattice schnell Marktanteile in diesem Bereich gewonnen. Das haben mittlerweile auch die Branchenriesen AMD und Intel registriert – und in den letzten Monate Pläne zur Aktualisierung ihrer Jahre und Jahrzehnte alten Low-End-FPGA-Familien angekündigt.

So hat AMD die Low-End-FPGA-Familie Spartan UltraScale+ im Juni angekündigt, Intel seinerseits die Low-End-FPGA-Familie Agilex 3 im September kurz vor seinem FPGA Technology Day. Im Gegensatz zu Lattice, das detaillierte Spezifikationen für den CrossLinkU-NX FPGA bereitstellt, haben sich sowohl AMD als auch Intel diesbezüglich bemerkenswert bedeckt gehalten. Das Fehlen technischer Details deutet darauf hin, dass mit dem kurzfristigen Erscheinen dieser Bauteile nicht zu rechnen ist.

Zumal bei Intel aktuell andere Prioritäten im Vordergrund stehen dürften: Das Unternehmen will seinen FPGA-Geschäftsbereich, die „Programmable Solutions Group“ (PSG), Anfang nächsten Jahres als eigenständiges Unternehmen ausgliedern und an die Börse bringen. Damit beschreitet Intel dem umgekehrten Weg wie Konkurrent AMD: Der Konzern ist durch die Übernahme von Xilinx im letzten Jahr auf einen Schlag zum Marktführer für programmierbare Logikkomponenten avanciert – für die er versucht, den Marketingbegriff „Adaptive Computing“ zu etablieren.

Lattice hingegen will noch im vierten Quartal 2023 die Produktion des CrossLinkU-NX FPGAs starten – also jetzt. (me)

Neue Märkte abseits von PCs und Servern

Übernahme perfekt: Das plant AMD mit Xilinx

Sparte für programmierbare Logikchips

FPGAs: Intel gliedert Programmable Solutions Group aus

Chipkonzern trotzt schwachem PC-Markt

Erfolg mit Embedded: AMD dank Xilinx im Plus

(ID:49787420)