Serielle Datenschnittstellen

Der Schnittstellenstandard JESD204 für A/D-Wandler

Seite: 3/3

Anbieter zum Thema

Die zweite Revision JESD204B im Jahr 2011

Im Juli 2011 wurde die zweite und heute aktuelle Revision des Standard, JESD204B, veröffentlicht. Eine der wichtigen Komponenten des überarbeiteten Standards waren Erweiterungen zur Erzielung deterministischer Latenz. Ferner wurden die unterstützten Datenraten bei Bauteilen mit verschiedenen Geschwindigkeitsstufen auf 12,5 GBit/s getrieben. Bei dieser Revision des Standards erfolgt ein Wechsel und zwar von der Nutzung des Frame-Takts als Haupttaktquelle hin zur Nutzung des Bausteintakts als Haupttaktquelle. Bild 3 veranschaulicht die zusätzlichen Fähigkeiten der Revision JESD204B.

In den vorausgegangenen Versionen des JESD204-Standards waren keine Vorkehrungen definiert, um deterministische Latenz durch die Schnittstelle sicherzustellen. Die Revision JESD204B löst dieses Problem, indem sie einen Mechanismus bereitstellt, der, von Einschaltzyklus zu Einschaltzyklus und über Link-Resynchronisierungsereignisse hinweg, sicherstellt, dass die Latenz wiederholbar und deterministisch ist.

Deterministische Latenz durch die Schnittstelle sicherstellen

Dies wird erreicht, indem die anfängliche Leitungs-Align-Sequenz in dem oder den Wandlern gleichzeitig über alle Verbindungen zu einem gut definierten Moment initiiert wird. Dazu wird ein mit SYNC~ bezeichnetes Eingangssignal verwendet. Ferner muss der Empfänger jede Datenleitung puffern, um den zeitlichen Versatz von Signalen (Skew) über die seriellen Datenleitungen zu berücksichtigen. Diese Puffer sollten gleichzeitig zu einem optimalen Zeitpunkt geleert werden. Dazu verwendet man eine programmierbare Zahl von Zyklen – bezeichnet mit Rx Buffer Delay (RBD).

Zusätzlich zur deterministischen Latenz erhöht die Version JESD204B die unterstützte Leitungsdatenraten auf 12,5 GBit/s und teilt Bausteine in drei verschiedene Speed Grades. Die erste Geschwindigkeitsstufe stimmt mit den Leitungsdatenraten der Versionen JESD204 und JESD204A überein und definiert die elektrische Schnittstelle für Leitungsdatenraten bis 3,125 GBit/s. Wie bereits erwähnt, beträgt der Nennwert für den differentiellen Spannungspegel dieser Datenraten 800 mVss mit einem Gleichtaktspannungspegel von 0,72 bis 1,23 V (Quell- und Lastimpedanz 100 Ω ±20%).

Die zweite Geschwindigkeitsstufe in der Version JESD204B definiert die elektrische Schnittstelle für Leitungsdatenraten bis 6,375 GBit/s. Dieser Speed Grade ähnelt dem ersten Speed Grade in der Hinsicht, dass der differentielle Spannungspegel nominal 800 mVss beträgt. Der Gleichtaktspannungsbereich weist aufgrund der am Empfänger spezifizierten Abschlussspannung leichte Differenzen auf, ist aber im Allgemeinen ähnlich dem ersten Speed Grade. Die Quell- und Lastimpedanz ist bei beiden gleich und beträgt 100 Ω ±20%.

Die dritte Geschwindigkeitsstufe in der Revision JESD204B definiert die elektrische Schnittstelle für Leitungsdatenraten bis 12,5 GBit/s. Diese Geschwindigkeitsstufe senkt den für die elektrische Schnittstelle erforderlichen differentiellen Spannungspegel auf nominal 400 mVss. Dies reduziert die erforderlichen Pegel um einen Faktor von zwei gegenüber den beiden niedrigeren Geschwindigkeitsstufen. Der Gleichtaktspannungsbereich ist ähnlich wie bei der zweiten Geschwindigkeitsstufe und hängt von der am Empfänger spezifizierten Abschlussspannung ab. Auch hier sind Quellen- und Lastimpedanz mit 100 Ω ±20% definiert.

Um eine höhere Flexibilität zu erzielen, geht die Revision JESD204B des Standards vom Frame-Takt zum Bausteintakt über. Bisher, in den Revisionen JESD204 und JESD204A, war der Frame-Takt die absolute Timing-Referenz im JESD204-System. Typischerweise waren der Frame-Takt und der Abtasttakt des oder der Wandler gleich.

Dies bot keine hohe Flexibilität und konnte zu unerwünschter Komplexität im Systemdesign führen, wenn man versuchte, dieses gleiche Signal an mehrere Bausteine zu führen und Skew zwischen verschiedenen Routing-Pfaden zu verhindern.

In der Revision JESD204B ist der Bausteintakt die Timing-Referenz für jedes Element im JESD204-System. Jeder Wandler und Empfänger erhält seinen jeweiligen Bausteintakt von einem Taktgenerator, der alle Takte von einer gemeinsamen Taktquelle erzeugt. Dies erhöht die Flexibilität bei der Entwicklung, verlangt aber zugleich, dass die Beziehung zwischen Frame-Takt und Bausteintakt für ein bestimmtes Bauteil spezifiziert ist. //

* * Jonathan Harris ist Product Applications Engineer in der High Speed Converter Group von Analog Devices in Greensboro, USA.

Artikelfiles und Artikellinks

(ID:33906000)