Halbleitertest im KI-Zeitalter Co-Packaged Optics (CPO) in der Hochvolumenfertigung

Der Umstieg auf optische Datenkommunikation (CPO) zwingt die Halbleiterindustrie zu einem Umdenken beim Test. Isolierte Laboraufbauten genügen nicht mehr. Notwendig ist ein kohärentes Ökosystem, das optoelektronische Testfähigkeiten nahtlos in bestehende Anlagen integriert.

Die Halbleiterindustrie hat den Übergang vom Zeitalter kapitalgetriebener Skalierung zum Zeitalter der Komplexität vollzogen. Während Unternehmen früher ihre Rechenleistung einfach durch den Kauf zusätzlicher Rechenressourcen steigern konnten, ist dieser Ansatz heute aufgrund technischer Abhängigkeiten sowie zunehmender geopolitischer und energetischer Restriktionen nicht mehr tragfähig. Moderne KI-Rechenzentren übersteigen zunehmend die Kapazitäten bestehender Stromnetze. Infolgedessen muss die Branche effizientere Ansätze verfolgen. Dazu gehören etwa die heterogene Integration einschließlich 3D-Chiplets und Co-Packaged Optics (CPO). Diese Technologien sind entscheidende Bausteine einer umfassenderen Strategie zur Optimierung von Leistungsaufnahme, Performance und Skalierbarkeit.

Infolgedessen nimmt die Testkomplexität für Bauteile, die für KI-Serverfarmen und Rechenzentren bestimmt sind, stark zu. Diese Entwicklung ist zum einen auf weiter schrumpfende Strukturgrößen zurückzuführen (More Moore). Zum anderen wird sie durch heterogene 2D-, 2,5D- und 3D-Integrationen massiv verschärft (More than Moore). Dabei kommen zunehmend CPO-Bauteile zum Einsatz, die energieintensive elektrische I/Os durch wesentlich effizientere optische Kommunikation ersetzen.

Die heterogene Integration basiert auf fortschrittlichen Packaging-Technologien wie Hybrid-Bonding und dem Stacking von High Bandwidth Memory (HBM). Diese Architekturen bringen enorme Herausforderungen hinsichtlich Hochgeschwindigkeitsdatenübertragung, Energieversorgung, Wärmeabfuhr und Die-Handling mit sich. Da der Energiebedarf elektrischer I/Os mittlerweile ähnliche Dimensionen erreicht wie der des Prozessorkerns selbst, wird der Übergang zur optischen Datenkommunikation mittels CPO-Bauteilen massiv vorangetrieben. Darüber hinaus erfordert das Testen in der Hochvolumenfertigung (HVM) leistungsstarke Werkzeuge für Yield-Analysen und Lifecycle-Datenmanagement sowie moderne Testinstrumentierung, dynamische Temperaturregelung und eine robuste Dateninfrastruktur.

Ein mehrstufiger Test aus fünf verschiedenen Test-Insertions

Die zunehmende Testkomplexität erfordert vollautomatisierte, skalierbare Lösungen für optische und elektrische Tests. Diese Systeme müssen die fünf verschiedenen Test-Insertions unterstützen, die für CPO-Bauteile in Hochvolumenfertigungen (HVM) zwingend notwendig sind (Bild 1). Zwei dieser Insertions erfolgen auf Waferebene: Insertion 1 umfasst das einseitige Wafer-Level-Probing photonisch integrierter Schaltungen (PIC). Im Anschluss kann der Photonik-Wafer mit dem Elektronik-Wafer verbunden werden. Insertion 2 ermöglicht folglich ein ein- oder beidseitiges Wafer-Level-Probing der kombinierten elektronischen ICs (EIC) und PICs. Insertion 3 markiert den Test der vereinzelten Dies (Chip-Level) der Optical Engine (OE) und erfordert sowohl elektrische als auch optische Probes oder Sockel sowie spezielle Die-Handling-Lösungen. Dieser Schritt ist essenziell, um sicherzustellen, dass keine fehlerhafte OE mit einem Prozessorchip kombiniert wird, dessen Kosten sich auf mehrere Tausend US-Dollar belaufen können.

Die letzten beiden Insertions erfordern elektrische und optische Sockel, um das komplette Advanced-Package-Modul (ASIC/CPO) zu testen. Insertion 4 ist der klassische ATE-Endtest (Final Test, FT) des gehäusten Bauteils. Den Abschluss bildet Insertion 5: ein System-Level-Test (SLT), der den tatsächlichen Betrieb im Einsatzmodus simuliert.

Diese Test-Insertions stellen erhebliche Herausforderungen dar, da sie keine bloße Wiederholung identischer Tests sind. Erfolgreiche Teststrategien zielen darauf ab, Fehler möglichst früh im Prozess zu identifizieren („Shift Left“). Die Umsetzung dieses Konzepts erfordert ein kohärentes Ökosystem: Kein einzelner Akteur der Branche kann die gesamte Testkomplexität allein bewältigen. Vielmehr ist eine enge Zusammenarbeit über alle Disziplinen hinweg unerlässlich – von Probe-Card-Herstellern bis hin zu den Instrumentenlieferanten.

Einsatz der installierten elektrischen Testbasis

Der Halbleitertestindustrie fehlen bislang explizite Standards für optisches Probing, das Handling optischer Steckverbinder in Gehäusen sowie für optische Instrumentierung. Infolgedessen erfordern Tests häufig stark kundenspezifische Rack-and-Stack-Aufbauten und zeitaufwendige Kalibrierungen der optischen Signalpfade. Gleichzeitig werden jedoch vollautomatisierte, präzise, stabile und wiederholbare optische Testlösungen entwickelt, die auf bestehender elektrischer Testausrüstung aufsetzen. Das langfristige Ziel ist ein hochintegriertes, standardisiertes und vollständig skalierbares ATE-System mit automatischer Kalibrierung und Diagnose, das CPO-Bauteile mit hohem Durchsatz testen kann.

Der Bedarf an CPO nähert sich einem Wendepunkt: Erste Anwendungen bei 200 GBit/s pro Lane sind bereits im Einsatz, und bei 400 GBit/s pro Lane wird CPO zwingend erforderlich. Entsprechend entsteht derzeit eine Branchen-Roadmap für die FT- und SLT-Test-Insertions von CPO in der Hochvolumenfertigung (HVM) (Bild 2). Diese zeigt, dass die Testlösungen für Switch-ASICs bis Q4 2026 validiert sein werden, gefolgt von einem HVM-Ramp-up ab Mitte 2027. Für GPUs folgt jede dieser Phasen etwa ein Jahr später.

Für beide Bauteiltypen konzentrieren sich die HVM-Teststrategien auf Loopback-Ansätze (z. B. die direkte Rückführung eines Sendersignals auf den Empfängereingang), die optional durch optische Instrumentierung ergänzt werden. Zusätzlich ist eine hochpräzise Temperaturregelung erforderlich, um die optoelektronischen Bauteile während des Tests innerhalb ihres spezifizierten Einsatztemperaturbereichs zu halten. Das ist ein kritischer Faktor, da sich die Optical Engine in unmittelbarer Nähe eines Prozessors mit extrem hoher Verlustleistung befindet.

Ein Zeichen des Fortschritts bei den steckbaren optischen Verbindern ist, dass bereits erste Generationen von Steckverbindern definiert wurden, um den Bau früher Prototypen zu ermöglichen. Langfristig könnte es jedoch erneut zu einer Vielzahl konkurrierender Steckverbinderlösungen kommen, da die Kunden nach immer höherer Performance streben. Zudem bestehen weiterhin erhebliche Herausforderungen hinsichtlich robuster Teststeckverbinder sowie deren Reinigung und Wartung. Viele optische Steckverbinder sind schlichtweg nicht für ATE-Anwendungen ausgelegt und können bereits nach etwa 20 Steckzyklen deutliche Leistungseinbußen aufweisen.

Straffer Hochlaufplan für die Volumenfertigung

Der ambitionierte HVM-Hochlaufplan für CPO-Bauteile erfordert die nahtlose Integration optoelektronischer Testfähigkeiten in bestehende Fertigungs- und Testsysteme und das ohne umfangreiches Redesign der Anlagen. Betreiber müssen auf vorhandenen Setups aufbauen, anstatt diese vollständig zu ersetzen. Ein bloßes Zusammenstückeln unterschiedlicher Laboraufbauten nach dem sogenannten Frankenstein-Prinzip wird den strengen Anforderungen an Qualität, Zuverlässigkeit, Skalierbarkeit und Wartbarkeit in der Hochvolumenfertigung jedoch nicht gerecht.

Bei der Implementierung von HVM-Lösungen für den Test von CPO-Device-Packages müssen daher mehrere Faktoren berücksichtigt werden: Ein HVM-fähiges Testsystem muss unterschiedliche Bauteiltypen unterstützen, schnelle Umrüstungen ermöglichen und eine automatisierte Reinigung der optischen Interfaces integrieren. Gleichzeitig müssen Durchsatz und Verfügbarkeit maximiert werden, während die mechanische Komplexität begrenzt bleibt. Zu den zentralen neuen Anforderungen an die optischen Komponenten zählen unter anderem der Einsatz gehärteter optischer Teststeckverbinder, der Erhalt des Polarisationszustandes am Ausgang der externen Laserquelle (ELS) sowie die strikte Minimierung optischer Verluste.

Ein Polarisationsdrift im kontinuierlichen Ausgangssignal der ELS, die im Wesentlichen als optische Stromversorgung fungiert, kann die Performance der Modulatoren in den Optical Engines des Prüflings massiv beeinträchtigen. Während DSP-basierte Fehlerkorrekturen bei bereits modulierten Signalen sehr effektiv arbeiten, greifen sie vor der Modulation nicht. Daher ist eine absolut saubere ELS-Zuführung zwingend erforderlich. Die wichtigsten Maßnahmen hierfür sind:

• die Verwendung von polarisationserhaltenden Glasfasern (PMF),

• die Minimierung der Anzahl von Steckverbindern im optischen Pfad, da jeder Verbinder zu erhöhter Einfügedämpfung und Polarisationsverlusten führt sowie das Polarisations-Extinktionsverhältnis (PER) verringert,

• die präzise Ausrichtung und Politur aller Steckverbinder zur Optimierung des PER, sowie

• die Etablierung eines kontinuierlichen Kalibrierungs- und Verifizierungsprozesses, um regelmäßig sicherzustellen, dass der optische Signalpfad alle Spezifikationen erfüllt.

Ein modularer Plattformansatz

Der Plattformansatz von Advantest für das Testen von High-Performance-Computing- (HPC) und KI-Bauteilen basiert auf einer entkoppelten Architektur, die Tester- und Handler-Seite klar voneinander trennt (Bild 3). Diese Architektur ermöglicht es jeder Komponente, von Thermokopf, mechanischem Handling, Testsockel, Load-Board und DUT-Schnittstelle, innerhalb eines strukturierten Rahmens zu arbeiten, der auf maximale Performance und Skalierbarkeit optimiert ist. Durch die Entkopplung dieser Ebenen gewährleistet das System ein stabiles thermisches Management, eine verbesserte mechanische Zuverlässigkeit sowie eine konsistente elektrische Performance unter den extremen Anforderungen aktueller und zukünftiger HPC- und KI-Systeme.

Mit dem Hinzukommen von CPO wird diese Architektur um mehrere spezialisierte Ebenen erweitert, von denen jede eine klar definierte Funktion übernimmt (Bild 4). Konkret wird eine optische Ebene ergänzt, deren Kern ein Optical-Load-Board bildet. Dieses ermöglicht eine zuverlässige und reproduzierbare Kontaktierung der CPO-Steckverbinder sowie die nahtlose Integration der ELS-Eingänge und der optischen Instrumentierung. Diese Ebene wird präzise zwischen den traditionellen elektrischen sowie thermisch-mechanischen Schichten eingefügt und bildet so eine ganzheitliche Testlösung für CPO-Bauteile. Diese schichtweise Architektur ermöglicht erweiterte optische Funktionalitäten, ohne einen riskanten strukturellen Umbau der gesamten Testzelle zu erzwingen. Optische Fähigkeiten werden damit zu einer natürlichen Erweiterung der Anlage.

Dieser plattformbasierte Ansatz bietet erhebliche Vorteile für die Skalierung in die Hochvolumenfertigung. Die modulare Architektur ermöglicht einen reibungslosen Übergang von der NPI-Phase (New Product Introduction) zur Hochdurchsatzproduktion, während eine integrierte Automatisierung die operative Effizienz steigert und den Bedienaufwand reduziert. Da die Lösung vollständig kompatibel mit der installierten Basis bleibt, einschließlich Testern, Handlern, Load-Boards und Sockeln, können Kunden CPO-Fähigkeiten einführen, ohne ihre Fabriken kostspielig umrüsten zu müssen. Gleichzeitig unterstützt die Plattform sowohl Switch-ASICs als auch GPUs, verschiedene Steckverbinderformate sowie parallele Testkonfigurationen und deckt damit ein breites Spektrum an CPO-Bauteilfamilien ab.

Ebenso wichtig ist die Vielseitigkeit der Teststrategie: Ob der Workflow auf optischer Instrumentierung, Loopback-Validierung oder einer hybriden Methode basiert. Dieselbe Plattform unterstützt alle Ansätze innerhalb einer einheitlichen Hard- und Softwareumgebung. Diese Konsistenz ermöglicht optimierte Testabläufe über alle Insertions hinweg und vereinfacht den operativen Betrieb. Das Ergebnis ist eine Lösung mit hoher Verfügbarkeit und maximalem Durchsatz, ausgelegt auf Performance und Zuverlässigkeit. Features wie gehärtete optische Steckverbinder, automatisierte Reinigung, schnelle Wechselvorrichtungen und automatisierte Kalibrierprozesse maximieren dabei die Gesamtanlageneffektivität (Overall Equipment Effectiveness, OEE).

Fazit: Ein durchdachtes und durchgängiges Design

Ein plattformbasierter Ansatz für CPO-Tests in der Hochvolumenfertigung setzt auf ein durchdachtes, durchgängiges Design und vermeidet improvisierte Ad-hoc-Lösungen. Dieser Ansatz ist entscheidend für den Erfolg von CPO-Tests im Zeitalter der Komplexität, das durch den rasant zunehmenden Einsatz von CPO-Bauteilen in HPC- und KI-Anwendungen geprägt ist. Nur so lassen sich Skalierbarkeit, Automatisierung und Kompatibilität von der NPI-Phase bis hin zur HVM zuverlässig gewährleisten. Advantest nutzt in diesem Bereich seine tiefe interne Expertise und arbeitet eng mit zentralen Partnern des Ökosystems zusammen. Darunter führende Hersteller von Probern, Probe-Cards, optischen Steckverbindern und Instrumenten –, um den ambitionierten Rollout CPO-fähiger HVM-Testlösungen erfolgreich sicherzustellen. (heh)

(ID:50788361)