Cadlog Group

http://www.cadlog.de

04.08.2024

Training Design und Verifikation von DDR Interfaces auf Leiterplatten

Dieser Workshop ist für Entwickler, die High-Speed Speicherschnittstellen auf kundenspezifischen Boards implementieren wollen. Speicherschnittstellen werden sehr oft verwendet, sie werden schneller und schneller - und die Entwurfsprobleme werden mehr und mehr zu einer Herausforderung. Das Training ist für Entwickler geeignet, die nicht nur Schaltpläne entwerfen, sondern auch Systeme und Layout. Sie werden die entsprechenden Besonderheiten der Speicherbausteine für logische und physische Designs kennenlernen, Zeit- und Spannungstoleranzen werden diskutiert

Sie werden lernen wie die Signalintegrität Simulation anzuwenden ist, um die High-Speed Speicherschnittstellen zu optimieren. IBIS Modelle und Simulation werden die Effekte und möglichen Problemzonen aufdecken. Der Workshop beinhaltet wie High-Speed Speicherschnittstellen implementiert werden, einschließlich Themen auf Board Ebene. Darüber hinaus werden die Stromversorgungsprobleme diskutiert und schließlich werden Optionen zur Verifikation auf Board Ebene vorgestellt.

Inhalte I Ziele

Übersicht über die Arten von Speicherbausteinen
Details zu DDRx-Speicherbausteinen
Speichercontroller
Speicherschnittstellen-Design
Kurze Einführung in die Signalintegrität
Grundlagen zur SI Simulation von Speicherschnittstellen
SI Simulationsoptionen für Speicherschnittstellen
Verbesserung der Designtoleranzen durch Simulation
Verifizierung von Speicherschnittstellen
Design Richtlinien für die Speicherschnittstelle

Datenblatt

Kurs buchen | Informationen anfordern