Cadlog Group

Teilnehmer werden lernen, wie diese mächtigen Verifikationsmethoden zur Beschleunigung der Verifikation dienen und den Fortschritt der Verifikation erfassen, sowie auch wie diese Methoden auf die Verifikation von VHDL Designs angewendet werden können.

INHALT I ZIELE

• Grundkenntnisse in der Hochsprache SystemVerilog
• Grundlagen im OOP (Oject Oriented Programming) Konzept in SystemVerilog
• Nutzung des OOP Konzeptes für schnelleres und effizienteres, wiederverwendbares Testbench Design
• Kenntnisse des Konzeptes einer automatisierten Testbench
• Einführung in SystemVerilog Assertions, Constrained Randomization und Functional Coverage und wie diese in einem VHDL Designkontext in die Testbenches integriert werden können
• Kenntnisse wie diese Konzepte dazu beitragen, die Qualität des Designs zu verbessern und die Verifikation effizienter durchzuführen.

Datenblatt

Kurs buchen | Informationen anfordern