ASICs & PLDs Auswahlmöglichkeiten

Um die beste kundenspezifische Designlösung zu finden, haben Entwickler schon immer FPGAs mit Standardzellen-ASICs verglichen. FPGAs bieten eine kürzere Time-to-Market allerdings zu einem hohen...

Anbieter zum Thema

ET System electronic GmbH

Heitec AG

Cadlog Group

Structured-ASIC-Entwicklung, Design-in & FPGA-KonvertierungUm die beste kundenspezifische Designlösung zu finden, haben Entwickler schon immer FPGAs mit Standardzellen-ASICs verglichen. FPGAs bieten eine kürzere Time-to-Market allerdings zu einem hohen Stückpreis. ASICs hingegen haben einen wesentlich günstigeren Stückpreis und höhere Leistungsfähigkeit, sind aber aufgrund der kundenspezifischen Tooling-Kosten und Time-to-Manufacture mit einem höheren Risiko behaftet. Structured ASICs schließen nun diese Lücke.

FPGAs wurden im Laufe der Zeit immer komplexer: Verringerung der Betriebsspannung, hinzufügen unterschiedlich großer Speicherblöcke, Erweiterung um I/O-Standards, Implementierung von Embedded-Prozessoren und nicht standardgemäße Gehäuse. In der Zwischenzeit wurden die Strukturbreiten der Standardzellen-ASICs immer kleiner, sodass sich die Time-to-Market (TTM) und Tooling-Kosten nur noch für Bauteile zur Logikimplementierung oder FPGA-Konvertierung rechnen, wenn sie in sehr hoher Stückzahl gefertigt werden.Structured ASICs füllen diese Lücke zwischen FPGAs und Standardzellen-ASICs, indem sich das Risiko der Tooling-Kosten und TTM verringert. Verschiedene Arten von Structured ASICs füllen diese Lücke unterschiedlich aus: Einige sind hinsichtlich ihrer Architektur und Anwendung ähnlich den Standardzellen. Andere, wie z.B. AMI Semiconductors XPressArray-Familie, bieten eine Plattformarchitektur, mit der sich die Leistungsmerkmale und das IP eines FPGAs emulieren lassen. Systementwickler müssen zwischen den Aspekten TTM, Leistungsfähigkeit, laufende und einmalige Kosten, Stromverbrauch und Qualität abwägen, wenn sie sich für die beste kundenspezifische Lösung entscheiden wollen.- Time-to-Market:Für einen Produktentwicklungszyklus ist die TTM das entscheidende Kriterium. Dabei bieten FPGAs mit ihrer schnellen (Re-)Programmierbarkeit die kürzesten Zeitspannen.- Leistungsfähigkeit:Structured ASICs und FPGAs basieren auf der gleichen Bauteilphysik und ähnlichen Prozessen. Structured ASICs bieten im Gegensatz zu den FPGAs mit ihrer festen LUT-Logikstruktur und Switched-Interconnect-Technologie jedoch einen Vorteil: Leistungseinbußen, wie sie durch die Architektur der FPGAs vorgegeben sind, entfallen.Structured ASIC contra FPGA- Kosten:Bild 1 (siehe Heftausgabe) zeigt Kosten-Stückzahl-Abwägungen für FPGAs, Structured ASICs und zellenbasierte ASICs. Der Hauptteil der Kosten fällt auf den Stückpreis, der die laufenden Produktionskosten widerspiegelt. Je höher die Stückzahl, desto stärker ist die Forderung nach einem niedrigen Stückpreis. Mit einem um 50 bis 70% geringeren Stückpreis ist das Structured ASIC der Favorit. Neben den Stückkosten spielen die Entwicklungskosten – Tool-Kosten, Support und einmalige (NRE-)Kosten – eine entscheidende Rolle. FPGAs ermöglichen eine einfache Entwicklungsarbeit, da die Tool- und Supportstruktur für FPGA-basierte Designs bereits etabliert ist. Prototyping-Applikationen mit FPGAs führen daher meist zu kostengünstigeren Entwicklungsprogrammen. Jede Applikation muss jedoch dahingehend evaluiert werden, ob sich die niedrigeren Entwicklungskosten und höheren Stückkosten bei FPGAs oder der geringere Stückpreis und die höheren NRE-Kosten der Structured ASICs rechnen.- Stromaufnahme:Eine geringe Stromaufnahme ist vor allem in tragbaren Produkten (längere Batterielebensdauer) und Infrastruktur-Applikationen (geringere Wärmeentwicklung) ein entscheidendes Kriterium. Weniger Wärme bedeutet mehr Kanäle oder mehr Leistungsmerkmale auf gleichem Raum. Die Kombination ungenutzter (und doch mit Strom versorgter) Gatter und programmierbarer Verdrahtungen in FPGAs führt zu einem erheblich höheren Stromverbrauch als in Structured ASICs. Dieser nimmt mit steigender Frequenz weiter zu (Bild 2, siehe Heftausgabe).- Qualität:Da FPGAs nicht applikationsgebunden sind, fertigen FPGA-Hersteller sie in großen Stückzahlen. Es ist daher kosteneffizient, schnell zu den neuesten Prozesstechnologien überzugehen. Eine feinere Geometrie führt zu mehr Geschwindigkeit bei niedrigerem Stromverbrauch pro Logikelement, was die Gesamtzuverlässigkeit erhöht. FPGA-Bausteine werden „allgemeingültig“ getestet, Auswirkungen durch Prozessveränderungen wickelt der Anbieter ab, der mehrere Mio. $ in die Tools und Systeme investiert hat. Structured ASICs werden zwar nicht in den hohen Stückzahlen wie FPGAs gefertigt, sie teilen sich aber die gleiche grundlegende Fertigungstechnologie. Die Fertigungsqualität entspricht somit denen der FPGAs. Kundenspezifische Structured ASICs bieten den Vorteil, dass sie bereits im Werk für die Zielapplikation getestet wurden. OEMs können dabei bereits die volle Funktionalität ihres Designs einsehen und müssen sich nicht auf die allgemeinen Testdaten des FPGA-Tests verlassen.FPGA-Anpassung an Structured ASICFür immer mehr OEMs, die im mittleren bis hohen Stückzahlbereich fertigen, erweist sich die Applikationsentwicklung mit FPGAs mit bei Produktionsstart durchgeführter Konvertierung des FPGAs in ein Structured ASIC als ideale Lösung. Um einen sanften Übergang zu gewährleisten, muss der Systementwickler eine Structured-ASIC-Plattform auswählen, mit der sich die Leistungsfähigkeit, die Leistungsmerkmale, das IP, die Gehäuseanschlüsse und die Stellfläche des Original-FPGAs am ehesten darstellen lassen. Die Leistungsfähigkeit lässt sich dabei am ehesten evaluieren. Durch die architekturbezogenen Leistungseinbußen des programmierbaren Routings innerhalb der FPGA-Logikstrukturen erfüllen Structured ASICs leicht die Leistungsfähigkeit von FPGAs oder übertreffen diese sogar. Bezüglich des IPs enthalten FPGAs entweder Logikblöcke oder LUTs (Look-up Tables), verschiedene Block- und verteilte Speicherstrukturen, Embedded-Multiplizierer in Hardware, ein Taktmanagementsystem mit DLLs oder PLLs sowie einen digital programmierbaren On-Chip-I/O-Abschluss (DCI). Zum FPGA-spezifischen IP zählen Embedded Controller, SerDes-Funktionen und eine Vielzahl unterschiedlicher I/O-Strukturen. Diese bieten schnelle, optimierte differenzielle I/O-Kanäle und unterstützen Hochleistungs-I/O-Standards wie LVDS, LVPECL, PCML und HyperTransport. Ebenso unterstützt werden Single-ended-I/O-Schnittstellenstandards wie SSTL, HSTL, GTL, GTL+, CTT, PCI 32/33, PCI 64/66 und PCI-X, zusammen mit anderen schnellen Schnittstellenstandards. Jeder I/O eines FPGAs lässt sich für einen dieser Standards programmieren.FPGAs werden in Gehäusen mit 1,0 und 1,27 mm BGA und als Flip-Chip-Version ausgeliefert. Structured-ASIC-Anbieter, die Pin-zu-Pin-Kompatibilität und somit direkte Ersatzbausteine für die FPGAs anbieten wollen, müssen die Gehäuseanschlüsse und die physikalischen Abmessungen aufeinander abstimmen. Die Herausforderung ist nicht allzu groß, da die großen Mengen programmierbarer Logik und Speicher heutiger FPGAs zu einer großen Die-Fläche führen. Programmierbare Verdrahtungen innerhalb des FPGAs machen den Großteil des Bausteins aus. Damit vereinfacht sich die Anpassung eines Structured-ASIC-Formfaktors und -Pinouts an das eines FPGAs. Der Entwickler ist sogar im Stande, Platz einzusparen ohne dabei Leistungsfähigkeit oder Funktionalität einzubüßen.FPGA-KonvertierungStructured ASICs bringen einen Großteil der Logik und Funktionen eines FPGAs in ihrer Basisarchitektur unter. Neben der Pin-zu-Pin- und Funktionskompatibilität wünschen sich die meisten Entwickler, dass das Structured ASIC in ihrem System genauso arbeitet wie das FPGA, d.h. die I/O-Laufzeiten und Anstiegsgeschwindigkeiten müssen denen der FPGAs annähernd entsprechen. Das Structured ASIC muss für das System-Board und die Software genauso aus-sehen wie das FPGA und es muss I/O-Strukturen aufweisen, die nicht nur die I/O-Standards erfüllen, sondern auch in ähnlicher Weise wie die FPGA I/Os arbeiten. Hinzu kommt, dass der Systementwickler auch die Verfügbarkeit von Entwicklungswerkzeugen und Konvertierungs-IP in Betracht ziehen muss. Solche Tools unterstützen das Design, die Verifikation und Integration des FPGAs in das Structured ASIC. Da es allerdings keine Third-Party-Tools gibt, die eine vollständige FPGA-zu-Structured-ASIC-Konvertierung ermöglichen, hängt eine erfolgreiche Konvertierung vor allem vom Structured-ASIC-Anbieter ab. Je mehr Konvertierungen ein Struc-tured-ASIC-Anbieter durchführt und je mehr die Structured-ASIC-Basisarchitektur die Leistungsmerkmale eines FPGAs emuliert, desto größer sind die Chancen für einen sanften, erfolgreichen Übergang.Structured-ASIC-TechnologienAm Markt befinden sich eine Reihe von Structured-ASIC-Technologien und -Plattformen. Obwohl sie alle als Structured ASICs bezeichnet werden, unterscheiden sich diese Technologien unter-einander jedoch erheblich. Einige Bausteine, z.B. von LSI Logic und NEC, sind spezielle applikationsspezifische Plattformen, die aus IP-Blöcken zusammengesetzt sind. Sie stehen für bestimme Appli-kationen wie die Hochgeschwindigkeits-Datenkommunikation zur Verfügung, sind marktspezifisch und meist von der Art standardzellentypischer Designs. Solche Technologien eignen sich weniger für eine FPGA-Konvertierung, da sie nur wenige der FPGA-Leistungs- und IP-Merkmale wie I/O, die Speichermerkmale, DCI oder das Timing/Clock-Management miteinander teilen.Seit neuestem bieten auch die FPGA-Hersteller Bausteine mit Structured-ASIC-ähnlicher Technologie an, mit denen sie auf den Markt für FPGA-zu-ASIC-Konvertierung zielen. Altera entwickelte z.B. HardCopy, wobei die programmierbaren Verdrahtungen eines Altera-FPGAs durch feste Verdrahtungen ersetzt und die Arrays auf ein kleineres Die gepackt werden. Ein Nachteil dieses Ansatzes ist, dass das Timing auf das ursprüngliche FPGA zurück angepasst werden muss. Hinzu kommt, dass obwohl die Logikzell- und Speicherstruktur der eines äquivalenten Altera-FPGAs entspricht, die Speicher nicht mehr länger initialisierbar sind. Dabei wird der Design-flow für Altera-FPGAs zur Applikationsentwicklung verwendet und anschließend auf die festverdrahtete Version übergegangen. Da HardCopy nur mit Altera-FPGAs funktioniert, eignet sich diese Lösung nicht für Entwickler, die FPGAs von anderen Anbietern konvertieren wollen.Hybrid-Prozess: Frontend und MetallEs gibt auch Structured-ASIC-Technologien, die auf einem Hybrid-Fertigungsprozess basieren. Dabei wird ein Frontend-Prozess mit einer Metall-Finishing-Technologie kombiniert. Diesen Ansatz wählte AMI Semiconductor für seine Structured-ASIC-Plattform XPressArray. Bei der neuesten Generation, XPressArray-II, handelt es sich um einen 1,5-V-Hybrid-Structured-ASIC mit einer Basisarchitektur in TSMCs 0,15-µm-Technologie und der kundenspezifischen Metallisierung von AMIS. Die Basisarchitektur (Bild 3, siehe Heftausgabe) enthält zahlreiche Embedded-IP-Funktionen und steht in einer Vielzahl von Konfigurationen von 417K-Gattern und 376 User I/Os bis zu 3,9M-Logikgattern und 1346 User I/Os zur Verfügung. Der Hybridprozess hält die Kosten und Prozessumfänge niedrig, die TTM verkürzt sich und eine einfache Konvertierung wird gewährleistet. XPressArray-II bietet DLLs als auch PLLs und somit Timing-Kompatibilität zu Xilinx- und Altera-Bausteinen. Die XPA-II I/O-Strukturen erlauben die gleiche Einrichtung der I/O-Standards wie bei einem FPGA. AMI Semiconductors Design-Tools und Erfahrung vereinfachen die Konvertierung vom FPGA zum XPA-II ohne dabei neue Design-Tools erwerben und sich in diese einarbeiten zu müssen.

John Rankin

(ID:155526)