Anbieter zum Thema

Cadence Design Systems GmbH

MicroConsult Academy GmbH

E.E.P.D. Electronic Equipment Produktion & Distribution GmbH

Cadlog Group

Mit dem richtigen Werkzeug wird Alles viel einfacher

Die Lösung ist, die herkömmlichen FPGA-Entwicklungsmethoden und -werkzeuge zu vergessen und eine Methode zum Einsatz zu bringen, die auf einem soliden und effizienten ASIC-Verifikationsablauf basieren. Dieser Ansatz, der in dem Protium System der Firma Cadence zum Einsatz kommt, beschleunigt alle beschriebenen Phasen des Prototypenaufbaus und reduziert die Zeit zum funktionierenden Prototypen erheblich.

Es fängt damit an, dass zur Kompilierung ein ASIC-Synthesewerkzeug verwendet wird, das gleichzeitig auch alle inkompatiblen Teile automatisch konvertiert, inklusive „gated clocks“, „latches“, etc.. Diese Kompilierungssoftware wandelt ebenso ASIC-Memories in FPGA-Memories um. Gleich zu Beginn können so mehrere Wochen Zeitaufwand eingespart werden. Auch die Partitionierung in mehrere FPGAs geschieht vollautomatisch und dauert, je nach Größe des Designs, wenige Stunden oder Tage.

Bevor jetzt das Design in die nach wie vor etwas zeitaufwendige place & route Phase geht, gibt es die Möglichkeit, die korrekte Funktion des Designs in einer „post partition validation“ in einem Simulator oder Emulator zu validieren. Die Vorteile liegen auf der Hand: anstelle viele Stunden zu warten bis das place & route fertig ist, kann die Funktionalität innerhalb weniger Minuten überprüft und gegebenenfalls korrigiert werden.

Die Kombination all dieser Methoden und Technologien führt dazu, dass das FPGA-Prototyp-System bereits nach wenigen Wochen, nicht erst nach vielen Monaten, produktiv eingesetzt werden kann.

Geschwindigkeit aus Kreativität, Innovation und Arbeit

Natürlich ist schneller besser, wenn es um FPGA-Prototypen geht. Daher hat Protium mehrere Geschwindigkeitsoptionen:

• Im vollautomatischen Modus wird alles einschließlich FPGA-bitfile-Generierung auf Knopfdruck durchgeführt. Das Ergebnis ist ein funktionaler Prototyp mit guter Taktrate innerhalb weniger Wochen oder gar Tage.

• Nun, da die Software-Entwickler das System schon nutzen, kann die Taktrate weiter optimiert werden. Das erfordert Kenntnisse über die Design Struktur, um Engpässe zu beheben. Das Ergebnis ist typischerweise eine um bis zu 50% höhere Geschwindigkeit.

• Um in den Bereich von über 100MHz zu gelangen, was manchmal erforderlich ist, um Schnittstellen wie PCIe oder Ethernet direkt betreiben zu können, muss die „black-box“ Option angewandt werden. Dabei wird der Teil des Designs, der mit dieser Geschwindigkeit arbeiten muss, isoliert und getrennt vom restlichen Design auf maximale Geschwindigkeit hin optimiert.

Alle Methoden können bei Bedarf kombiniert werden. Am Ende gilt die Frage, wie viel zusätzlicher Aufwand betrieben werden soll und ob das Ergebnis diesen teils erheblichen Mehraufwand rechtfertigt. In jedem Falle stehen alle diese Optimierungsmethoden zur Verfügung, falls sie benötigt werden.

FPGA-basierende Prototypensysteme sind aus der heutigen ASIC- und Systementwicklung nicht mehr wegzudenken; sie sind die bevorzugte Methode zur frühen, pre-silicon Softwareentwicklung von digitalen SoC-Designs. Es gibt diejenigen, die sagen, dass es zu schwierig sei und zu lange dauere – was durchaus der Fall sein mag, wenn die falsche Methodik und die falschen Werkzeuge benutzt werden. Doch auf der anderen Seite rechtfertigen die Ergebnisse einen gewissen Aufwand. Und die richtigen Werkzeuge und das richtige Prototypensystem können den Aufwand erheblich reduzieren.

* Jürgen Jäger ist Product Manager bei Cadence und verantwortlich für FPGA-basierende Prototyping-Produkte.

(ID:43586662)