Echtzeit-Ethernet 10G TSN-Endpoint IP-Core: Fraunhofer IPMS beschleunigt deterministische Datenübertragung auf 10 Gigabit

Anbieter zum Thema

SAB Bröckskes GmbH & Co KG

CADFEM Germany GmbH

ISH Ingenieursozietät GmbH

Wenn Sensoren im Fahrzeug riesige Datenmengen produzieren und Roboter im Millisekundentakt reagieren müssen, entscheidet das Netzwerk über die Sicherheit. Das Fraunhofer IPMS antwortet auf diesen Bedarf mit einem neuen IP-Core, der das Tempo für echtzeitfähiges Ethernet auf 10 Gbit/s anhebt.

Wo gestern noch einfache Steuersignale ausreichten, fließen heute hochauflösende Videoströme und komplexe Sensordaten parallel. Besonders in der Automobilindustrie und der industriellen Fertigung genügt es dabei nicht, Daten nur schnell zu übertragen. Sie müssen exakt zum vorausberechneten Zeitpunkt ankommen. Das Fraunhofer Institut für Photonische Mikrosysteme IPMS in Dresden reagiert auf diese Herausforderung und stellte eine neue Komponente vor, die genau diesen Spagat zwischen hohem Datendurchsatz und absoluter Pünktlichkeit meistert.

Der neu entwickelte 10G TSN-Endpoint IP-Core markiert einen technologischen Sprung im Portfolio des Instituts. Gegenüber den bislang verfügbaren Lösungen mit einem Gigabit pro Sekunde verzehnfacht die Neuentwicklung den Datendurchsatz. Der Kern der Technologie bleibt dabei das sogenannte Time Sensitive Networking (TSN). Dieser Standard erweitert das klassische Ethernet um Echtzeitfähigkeiten. Datenpakete reisen nicht mehr zufällig durch das Netz, sondern folgen einem strengen Fahrplan. Dieses deterministische Verhalten garantiert, dass kritische Informationen, etwa der Befehl für eine Notbremsung oder das Stoppsignal einer Industriepresse, Vorfahrt genießen und innerhalb einer garantierten Zeitspanne ihr Ziel erreichen.

Taktung im Nanosekundenbereich

Um diese Präzision bei einer Geschwindigkeit von 10 Gigabit pro Sekunde zu halten, setzen die Dresdner Entwickler auf eine hardwarenahe Lösung. Die Synchronisation der Zeit im Netzwerk erfolgt direkt über den Chip und nicht über langsame Software-Schichten. Das System nutzt dazu das Protokoll IEEE 802.1AS-2020. In der Praxis bedeutet dies, dass alle Geräte im Netzwerk ihre Uhren mit einer Abweichung von weniger als zehn Nanosekunden abgleichen. Selbst bei voller Auslastung der Datenleitung bleibt diese Zeitbasis stabil.

Der IP-Core unterstützt zudem eine Reihe spezifischer Standards, die den Datenverkehr regeln. Das sogenannte Traffic Shaping (IEEE 802.1Qav) glättet Datenströme von Audio- und Videoanwendungen, während ein zeitgesteuertes Scheduling (IEEE 802.1Qbv) dafür sorgt, dass zyklische Datenpakete immer exakt im richtigen Zeitfenster versendet werden. Für die Sicherheit im Netzwerk sorgt das Per-Stream-Policing (IEEE 802.1Qci), das den Datenverkehr überwacht und unerwünschte Datenflüsse blockiert, bevor sie Schaden anrichten können. Fällt ein Pfad im Netzwerk aus, greift eine Funktion für redundante Übertragungen (IEEE 802.1CB), die den Datenverlust verhindert.

Einsatz: Vom Fahrzeug bis zur Fabrikhalle

Die Einsatzszenarien für die neue Technologie sind breit gefächert. In modernen Fahrzeugenarchitekturen dient der 10G TSN-Endpoint als Rückgrat für die Kommunikation zwischen verschiedenen Domänen. Assistenzsysteme (ADAS), Infotainment und der zentrale Bordcomputer tauschen darüber ihre Informationen aus. Sensoren wie Lidar oder Radar, die die Umgebung des Autos scannen, erzeugen massive Datenmengen, die verlustfrei und ohne zeitliches Zittern (Jitter) verarbeitet werden müssen. Der IP-Core ermöglicht hierbei auch den parallelen Betrieb mehrerer Datenströme.

In der Industrieautomation steuert die Technologie komplexe Fertigungsstraßen. Roboter, synchronisierte Antriebe und Kamerasysteme zur Qualitätskontrolle hängen am selben Netzwerkstrang. Da sich die Latenzzeiten, also die Verzögerung bei der Datenübertragung, exakt planen lassen, steigen die Zuverlässigkeit und die Auslastung der Maschinen.

Damit Hersteller diese Technologie zügig in ihre Produkte integrieren können, liefert das Fraunhofer IPMS entsprechende Unterstützung. Linux-Treiberpakete und Referenzimplementierungen stehen bereit. Diese decken gängige Schnittstellen ab und laufen beispielsweise auf FPGAs des Herstellers Amd Xilinx. Das Design ist so ausgelegt, dass es sich auf verschiedene Zielplattformen, seien es programmierbare Chips (FPGAs) oder spezialisierte ASICs, übertragen lässt.

Startschuss für weitere Entwicklungen

Für das Institut ist die Veröffentlichung des 10G-Kerns mehr als nur ein Produktupdate. Es ist der Einstieg in die Hochgeschwindigkeits-Klasse der Echtzeit-Kommunikation. Alexander Noack, Bereichsleiter Data Communication & Computing (DCC) am Fraunhofer IPMS, ordnet die Entwicklung strategisch ein: "Mit unserem neuen 10G TSN‑Endpunkt erweitern wir unser Portfolio an TSN IP‑Cores um eine wichtige Ausbaustufe und legen zugleich den Grundstein für eine Reihe von High‑Speed‑TSN IP-Cores."

Die Arbeit der Dresdner Ingenieure geht indes nahtlos weiter. Im Förderprojekt CeCas forscht das Institut bereits an einer Supercomputing-Plattform für hochautomatisierte Autos. Dort testen die Experten Lösungen mit bis zu 25 Gigabit pro Sekunde. Doch auch das 10-Gigabit-Portfolio wächst weiter: Noch in diesem Jahr sollen ein sogenannter Switched-Endpoint sowie ein reiner 10G TSN-Switch folgen, um die Infrastruktur für die schnellen Datennetze zu komplettieren. (mc)

(ID:50715608)