CMOS-Prozesstechnik TSMC startet Entwicklung von 1,4-Nanometer-Chips

TSMC wird nervös: Nachdem Konkurrent Intel mit massiven Investments verlorenen Boden bei der Halbleiter-Prozesstechnologie gut macht, zieht der weltgrößte Chip-Auftragsfertiger das Tempo bei der Entwicklung neuer Produktionstechniken an: Bereits ab Juni will TSMC seinen 1,4-nm-Prozess auf die Schiene bringen.

Der Wettlauf bei der Miniaturisierung von Schaltkreisen beschleunige sich, berichtet die taiwanesische Zeitung United Daily News. Die „Taiwan Semiconductor Manufacturing Corporation“ (TSMC) wolle im Juni mit der Entwicklung von 1,4-Nanometer-Chips beginnen, berichtet das Blatt unter Berufung auf Quellen im Unternehmen.

Die Serienproduktion der bislang fortschrittlichsten TSMC-Chips – das Unternehmen nennt seinen Prozess dafür N3 – soll angeblich im August dieses Jahres beginnen. Noch bevor sie anlaufe, schon im kommenden Monat, plane TSMC aber sein 3-nm-Entwicklungsteam an der Entwicklung noch kleinerer 1,4-nm-Chips arbeiten zu lassen, schreibt die United Daily News.

Intel arbeitet bereits am 18A-Prozess: „TSMC steht unter Druck“

Der taiwanesische Chiphersteller stehe unter starkem Konkurrenzdruck und wolle mit diesem Schritt im Wettrennen mit Intel und Samsung bestehen, schreibt das chinesische Chip-Portal Bandaoti Hangye Guancha. Ursprünglich hatte C.C. Wei, der CEO von TSMC, die Testproduktion von 2-nm-Chips ab 2024 und kurz darauf, spätestens im Jahr 2025, die Serienproduktion versprochen, schreibt das chinesische Fachportal.

Doch dann habe Intel-CEO Pat Gelsinger angekündigt, das Design seiner neuen Intel-18-Ångstrom-Chips noch in diesem Jahr vollenden zu wollen und dessen Serienproduktion von 2025 auf 2024 vorzuziehen. Das sei „die Quelle der Angst bei TSMC“, glaubt das chinesische Fachmedium. Man fürchte, den Anschluss zu verlieren.

TSMC ziehe die Entwicklung seines 1,4-nm-Prozesses auf den nächsten Monat vor, um „Intel davon zu abzuhalten, der Firma Chip-Bestellungen vor der Nase wegzuschnappen“, glaubt auch die chinesische Wirtschaftsagentur Cailianshe. Ein weiterer wichtiger Grund sei der Versuch, mit der jüngsten Generation von Apple-Chips mitzuhalten.

FinFET am Ende – neue Transistorarchitekturen müssen her

Analysten der Chipindustrie in Asien denken, dass mit der Entwicklung jenseits von 3 nm eine neue „Ära der Ungewissheit“ anbricht, weil sich die Hersteller von bewährten Technologien wie den FinFET-Transistoren verabschieden und neue Wege gehen müssen. Der Grund: Diese lassen sich nicht mehr weiter nach unten skalieren.

So arbeitet Samsung an seinem neuen „Gate All Around“- oder kurz GAA-Transistor. Intel behauptet, die Technologie seines neuen 18-Ångstrom-GAA-Transistors mit „RibbonFET“ sei der Technologie von TSMC überlegen. Fest steht, dass technische Details der Chip-Produktion zunehmend wichtiger werden und Chips verschiedener Hersteller immer schwerer allein auf der Basis ihrer Strukturgröße zu vergleichen sind. Diese ist ohnehin seit einigen Prozessgeneration eher ein Marketingbegriff als eine Angabe der kleinstmöglichen Strukturgröße eines Prozesses.

Drei „bahnbrechende Transistor-Technologien“ in der Pipeline

Weil die Technologie im Bereich unterhalb von 3 nm große, neue Herausforderungen mit sich bringe, „arbeiten die drei Giganten derzeit Tag und Nacht, um neue Fertigungsprozesse zu entwickeln“, schreibt Bandaoti Hangye Guancha. Gemeint sind hier TSMC, Intel and Samsung, die weltweit größten Chipfertiger.

Jeder der drei führenden Hersteller nimmt für sich in Anspruch, dass seine neuesten Fertigungsverfahren bahnbrechend seien. Intel gibt an, das wie ein Band geformte und den Kanal seines neuen GAA-Transistors komplett umhüllende Gate-Material, das es entwickelt hat, besitze bei gleicher Node-Größe überlegene elektrostatische Eigenschaften. Damit würde der Energiebedarf von elektronischen Geräten wie Smartphones oder Laptops sinken und ihre Rechenleistung und Batteriedauer steigen.

TSMC kontert mit Wismut-basiertem, zweidimensionalem Werkstoff

TSMC konterte unter anderem mit einer gemeinsam mit dem Massachusetts Institute of Technology (MIT) erstellten Studie über den Einsatz des Halbmetalls Wismut (Bi) als Kontaktelektrode eines zwei-dimensionalen Werkstoffs, mit dem künftig der Vorstoß in den 1-nm-Bereich möglich sei.

Ein führender Manager von TSMC sagte im Februar dieses Jahres in einem Interview mit dem Fachmedium IEEE, dass seine Firma „mit jeder neuen Generation von Chips auch neue Ansätze in der Transistor-Architektur, bei Materialien, Prozessen und Werkzeugen“ finden müsse.

Dies geht zwar auch der Konkurrenz so, war jedoch trotzdem ein eher seltenes Eingeständnis, wie stark sich der Wettbewerb in der Industrie inzwischen verschärft hat. „In der Vergangenheit drehte sich immer alles um eine deutliche Verkleinerung der Strukturen – aber das ist nicht länger eine so einfache Sache“, wird der TSMC-Manager zitiert.

Logikintegration jenseits von 2 Nanometer

„CMOS-Skalierung ist noch lange nicht am Ende“

Roadmap der Logiktechnologie, Teil 1

CMOS: Auf dem Weg zum 1-nm-Prozessknoten

Neuartige Interconnects: SuperVias revolutionieren Chipdesign

* Henrik Bork ist Analyst bei Asia Waypoint, einem auf den asiatischen Markt fokussierten Beratungsunternehmen in Peking.

(ID:48358349)