Row-Hammer-Sicherheitslücke: Lösung bei DRAMs in Sicht

Der „Universal Selector“ genannte Zellentransistor von Spin Memory ermöglicht eine hardwarebasierte Lösung für die Row-Hammer-Sicherheitslücke bei DRAMs und erlaubt bis zu 5-mal höhere Dichten bei Speicherbausteinen.

Anbieter zum Thema

HTV Halbleiter-Test & Vertriebs-GmbH

ISH Ingenieursozietät GmbH

Apacer Technology B.V.

Mehr Speicherzellen auf immer kleineren Flächen: Diese Forderung ist mit der zunehmenden Verbreitung der Künstlichen Intelligenz, der Virtuellen Realität und dem Edge Computing immer häufiger zu hören. Das kalifornische Startup Spin Memory stellt dazu mit seiner „Universal Selector“ genannten Entwicklung eine Lösung in Aussicht. Diese basiert nach Firmenaussage auf einem neuen Ansatz, wie Transistoren entworfen und in Speicherbausteinen implementiert werden. Geeignet ist der „Universal Selector“ für DRAMs, MRAMs (magnetoresistive RAMs), ReRAMs (resistive RAMs) und andere moderne Speichertechnologien. Gleichzeitig reduziert er die Soft-Error-Rate (SER) unter Einfluss starker Strahlung und stellt eine hardwarebasierte Lösung für die seit vielen Jahren bekannte DRAM-Sicherheitslücke „Row-Hammer“ bereit.

Bei diesem Konstruktionsfehler verlieren Speicherstellen eines DRAMs durch Interaktionen untereinander ihre Ladung, wodurch sich unter Umständen die Inhalte von eigentlich nicht adressierten Speicherzeilen verändern. Dieser – bereits ausgenutzte – Fehler ermöglicht Hackern Seitenkanal-Angriffe und tritt bevorzugt bei Speicherbausteinen mit kleinen Geometrien wie DDR3- und DDR4-DRAMs auf. Bisherige Lösungen des Problems basieren im Gegensatz zum „Universal Selector“ meist auf Software.

Neuer Zellentransistor bietet kleinere Geometrien und bessere Leistung

Die neue Entwicklung ermöglicht alternative Layouts, kleinere Zellenabmessungen und verbesserte Dichten bei modernen RAM-Speichern – und damit eine höhere Leistung, Zuverlässigkeit und Dichte.

Aufgebaut ist der „Universal Selector“ als selektiver, vertikaler Epitaxial-Zellentransistor, dessen Kanal eine so niedrige Dotierungskonzentration aufweist, dass er bei völliger Depletion arbeitet. Mit diesem komplett verarmten Transistor wird – zusammen mit weiteren Prozess- und Bauelementmerkmalen – eine neue Architektur möglich, mit welcher der Kanal vollständig elektrisch vom Siliziumsubstrat isoliert werden kann. Dadurch wird ausgeschlossen, dass eingefangene oder wandernde Elektronen den Row-Hammer-Effekt auslösen, was Speicher mit dieser Technologie immun gegen die Sicherheitslücke macht.

Die Neuentwicklung löse laut Spin Memory nicht nur das Row-Hammer-Problem, sondern verbessere durch seine 4F- (4F2)-DRAM-Bitzellenkonfiguration auch die DRAM-Array-Dichte um 20 bis 35%. Bei modernen Speichern wie MRAM, ReRAM und PCRAM (Phase-Change RAM) ermögliche der „Universal Selector“ den Herstellern die Produktion von 1T1R-Speicherbitzellen mit Konfigurationen von 6F bis 10F (6F2 bis 10F2), wodurch bis zu fünfmal mehr Speicher auf der gleichen Fläche mit minimalen zusätzlichen Wafer-Verarbeitungskosten eingebettet werden könne. So erfülle diese verbesserte Speicherdichte die Anforderungen von modernen Anwendungen wie Künstliche Intelligenz, virtuelle Realität, Edge-Computing und mehr.

„Der Row-Hammer ist eines der größten Probleme bei der Zuverlässigkeit und Sicherheit von DRAMs und war lange Zeit eine Frustration für die Speicherindustrie,“ so Charlie Slayman, der Vorsitzender des technischen Programms des IEEE International Reliability Physics Symposium (IRPS) 2020. Seiner Meinung nach bietet der „Universal Selector“ eine neue Möglichkeit, Transistoren mit vertikalen Zellen zu entwerfen. Die Entwicklung wurde bereits der für das Row-Hammer-Problem zuständigen JEDEC-Arbeitsgruppe vorgestellt.

Kein eigener Prozess für die Produktion notwendig

Jeder Entwickler von Nicht-Flash-Speichern kann laut Spin Memory die Vorteile des „Universal Selectors“ nutzen, ohne in spezielle Hardware oder Ressourcen investieren zu müssen. Die Produktion setzt auf bereits existierende Materialien und Prozesse von Standard-Silizium-Herstellungsverfahren auf.

Über die Verbesserung der Dichte für DRAM und alle neuen Speicher hinaus soll die Neuentwicklung magnetoresistive RAMs für Embedded Systeme auf eine SRAM-ähnliche Geschwindigkeit und Leistung bringen. In Kombination mit weiteren MRAM-IPs und Entwicklungen von Spin Memory wird das Unternehmen zukünftig der Industrie die nächste Generation nichtflüchtiger Speicherlösung anbieten.

„Gerade innovative und anspruchsvolle Technologien benötigen mehr und fortschrittlicheren Speicher, um mit den Anforderungen an die Datenverarbeitung Schritt halten zu können,“ so Tom Sparkman, der CEO von Spin Memory. Geschwindigkeit und Zuverlässigkeit seien für komplexe Anwendungen wichtig, die an der Grenze des Machbaren laufen. Dazu gehören beispielsweise autonome Fahrzeuge oder tragbare Medizingeräte, wo Echtzeit-Entscheidungen über Leben und Tod bestimmen könnten, so Sparkman weiter. Derzeit arbeitet Spin Memory zusammen mit der US-amerikanischen Raumfahrtbehörde NASA an der Anwendbarkeit der Technologie zur Entwicklung von DRAM-Lösungen mit geringer SER und einer Immunität gegen das Row-Hammer-Problem.

Magnetisches RAM: Daten in Nanosekunden schreiben

(ID:46825984)